Docket No.: 67161-109 PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Akira YAMAZAKI : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: September 26, 2003 : Examiner: Unknown

For: PSEUDO-STATIC SYNCHRONOUS SEMICONDUCTOR MEMORY DEVICE

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

Japanese Patent Application No. 2003-046109, filed February 24, 2003

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MÇDERMOTT, WILL & EMERY

Stephen A. Becker Registration No. 26,527

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:tlb Facsimile: (202) 756-8087 **Date: September 26, 2003**

(e7(e1-109 YAMAZAKI September Zu, 2003

日本国特許 JAPAN PATENT OFFICE

Ma Dermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 2月24日

出 願 番 号

Application Number:

特願2003-046109

[ST.10/C]:

[JP2003-046109]

出 願 人
Applicant(s):

三菱電機株式会社

2003年 3月24日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

541929JP01

【提出日】

平成15年 2月24日

【あて先】

特許庁長官殿

【国際特許分類】

G11C 29/00

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

山崎 彰

【特許出願人】

【識別番号】

000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】 100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】 100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】 100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】 008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 同期型半導体記憶装置

【特許請求の範囲】

【請求項1】 擬似的にスタティック型メモリとして動作する同期型半導体 記憶装置であって、

行列状に配置される複数のダイナミック型メモリセル、

外部からの動作制御信号をクロック信号に同期して取込み内部動作指示信号を 生成する信号入力回路、

活性化時、外部行アドレス信号に従って前記メモリセルの行を選択する行選択 回路、

活性化時、外部列アドレス信号に従って前記メモリセルの列を選択し、該選択 列へデータアクセスを行なう列系回路、および

前記信号入力回路からの第1の内部動作指示信号に従って、前記行選択回路および前記列系回路を所定のシーケンスで順次活性および非活性化しかつ前記信号入力回路からの第2の内部動作指示信号に従って、前記行選択回路の非活性化を禁止して前記行選択回路を活性状態に維持し、かつさらに前記信号入力回路からの第3の内部動作指示信号に従って前記活性状態に維持された行選択回路を非活性化する制御回路を備える、同期型半導体記憶装置。

【請求項2】 前記外部からの動作制御信号は、データの書込を指示する書込指示信号、データの読出を指示する読出指示信号、ページモード動作を指示するページモード指示信号およびページモード動作完了を指示するプリチャージ指示信号を含み、

前記信号入力回路は、前記書込指示信号および前記読出指示信号に従って前記第1の内部動作指示信号を活性化し、前記ページモード指示信号の活性化時、前記第2の内部指示信号を活性化し、かつ前記プリチャージ指示信号に従って前記第3の内部動作指示信号を活性化する、請求項1記載の同期型半導体記憶装置。

【請求項3】 前記プリチャージ指示信号は、単独で活性化される、請求項 2記載の同期型半導体記憶装置。

【請求項4】 前記プリチャージ指示信号は、前記書込指示信号および読出

指示信号の一方と共に活性化される、請求項2記載の同期型半導体記憶装置。

【請求項5】 前記第2の内部動作指示信号の有効/無効を設定するためのデータを記憶するモード設定回路をさらに備える、請求項1記載の同期型半導体記憶装置。

【請求項6】 前記第2の内部動作指示信号の活性化時、前記クロック信号の2倍の周波数の内部クロック信号を生成する内部クロック生成回路をさらに備え、

前記制御回路は、前記内部クロック信号に従って前記列系回路を活性化する、 請求項1記載の同期型半導体記憶装置。

【請求項7】 前記内部クロック生成回路は、前記第2の内部動作指示信号の活性化時、前記クロック信号の立上がりおよび立下がりに応答して所定の時間幅のパルス信号を前記内部クロック信号として生成する、請求項6記載の同期型半導体記憶装置。

【請求項8】 前記内部クロック生成回路は、

前記クロック信号に同期しかつ互いに位相が1/4周期ずれた4相クロック信号を生成する同期クロック生成回路と、

前記4相クロック信号のうちの互いに同相で位相が1/4周期ずれた2つのクロック信号をそれぞれ合成して2相のクロック信号を生成するクロック合成回路と、

前記第2の内部動作指示信号の非活性化に応答して、前記2相クロック信号の うちの1相のクロック信号の生成を禁止するクロック制御回路と、

前記クロック合成回路の出力信号に従って前記内部クロック信号を生成するクロック出力回路を備える、請求項6記載の同期型半導体記憶装置。

【請求項9】 前記制御回路は、

前記第1の内部動作指示信号に従って、前記行選択回路を活性化する行系活性 制御回路と、

前記行系活性制御回路の所定の出力制御信号に従って前記第1のプリチャージ トリガ信号を生成するサイクルプリチャージ制御回路と、

前記第3の内部動作指示信号に従って第2のプリチャージトリガ信号を生成す

るページプリチャージ制御回路と、

前記第2の内部動作指示信号に従って前記第1および第2のプリチャージトリガ信号の一方を選択して前記行系活性制御回路へプリチャージ指示信号を与えるトリガ切替回路とを備え、前記行系活性制御回路は前記プリチャージ指示信号の活性化に応答して前記行選択回路を非活性化し、さらに

前記行系活性制御回路からの前記所定の制御信号と前記第2の内部動作指示信号と前記第1の内部動作指示信号とに応答して前記列系回路を活性化しかつ活性 化後非活性化する列系活性制御回路を備える、請求項1記載の同期型半導体記憶 装置。

【請求項10】 前記メモリアレイは、複数のバンクに分割され、

前記制御回路は、バンクを特定するバンクアドレス信号に従って、指定された バンクに対して前記信号入力回路からの内部動作指示信号が指示する動作を制御 する、請求項1記載の同期型半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、クロック信号に同期して外部からの信号の取込およびデータの転送を行なう同期型半導体記憶装置に関し、特に、ロジックと同一半導体基板上に集積化されるDRAM(ダイナミック・ランダム・アクセス・メモリ)に関する。より特定的には、この発明は、擬似的にSRAM(スタティック・ランダム・アクセス・メモリ)として動作するDRAM、すなわち、擬似SRAMの消費電力を低減するための構成に関する。

[0002]

【従来の技術】

近年、1つの半導体チップ上にプロセッサおよびメモリ等を集積化し、1つのシステムを1つの半導体チップで実現するシステムLSIが、システムのサイズおよび電力を低減するために広く用いられている。このシステムLSIにおいては、オンチップのメモリの容量が、システムの高機能化および高性能化に伴って年々増大する一方である。従来、このシステムLSIのオンチップメモリとして

は、高速なSRAMが用いられ、システムLSIに搭載されるプロセッサの一次キャッシュメモリとして利用される。主記憶としては、オフチップのDRAMが用いられる。このように、システムLSIにおいても、メモリを階層的に構成するのは、以下の理由による。一般に広く知られているように、プロセッサとDRAMの動作周波数のギャップが年々大きくなってきたため、プロセッサがDRAMへ直接アクセスを行なう場合、データ授受のためのプロセッサの待ち時間が長くなり、これがボトルネックとなってシステム性能を低下させるためである。

[0003]

そこで、プロセッサのデータアクセスの局所性を利用し、高速SRAMを内蔵し、そこに主記憶のDRAMメモリ空間の一部をバッファする。プロセッサは、内蔵SRAMに対しアクセスすることにより、待ち時間を低減することができ、応じてシステム性能が向上する。しかしながら、プロセッサが、内蔵SRAMがバッファしているメモリ空間の範囲外に対してアクセスを行なった場合には、この内蔵SRAMにバッファされているデータをオフチップのDRAMへ転送して書き戻しを行ない(コピーバック動作)、このプロセッサが要求する新しいメモリ空間のデータをDRAMから内蔵SRAMへ転送し、この内蔵SRAMのバッファするメモリ空間を書直す必要がある。

[0004]

システムLSIとオフチップのDRAMとを結合するデータバスは、システムLSIのパッケージのピン数の制約により、16ビットから32ビット程度の幅である。したがって比較的小さなビット幅で、データ転送を行なう必要があり、複数回に分割して内蔵SRAMとオフチップのDRAMとの間でデータ転送が行なわれる。この結果、このデータ転送がボトルネックとなり、やはりシステム性能が低下する。

[0005]

このようなオフチップに主記憶のDRAMを設けるシステム構成の問題点を解決する方法として、近年注目を浴びてきているのが、DRAMをシステムLSIに内蔵することにより、DRAMのデータバス幅を256ビット以上に拡大し、SRAMとDRAMとの間で1度にデータ転送を行なう手法である。この広いバ

ス幅を利用することにより、バスボトルネックの問題が大幅に改善される。しかしながら、メモリの階層化に伴うSRAM-DRAM間のデータ転送の期間、プロセッサは待機状態に維持される必要があり、依然、システム性能が低下する。 【0006】

このメモリ階層化による性能劣化の問題を解消するためには、内蔵SRAMのメモリ容量を主記憶並に大容量化するのが1つの方法である。SRAMセルは、フルCMOS構成の場合、6個のMOSトランジスタ(絶縁ゲート型電界効果トランジスタ)で構成される。一方、DRAMは、メモリセルが、通常、1個のトランジスタと1個のMOSトランジスタとで構成される。したがって、SRAMは、セル面積がDRAMと比べて大きいため、オンチップSRAMでは、十分にオンチップのメモリ容量を大きくすることができない。

[0007]

逆に、プロセッサとDRAMのみを用い、SRAMを用いないシステム構成では、プロセッサとDRAMの動作周波数のギャップにより、システム性能が劣化する。このような問題を解決するために、DRAMメモリセルを用いた高速な擬似SRAMの研究が活発になってきている。高速擬似SRAMは、メモリセルにDRAMセルを用いているものの、外部から見た場合、SRAMと同様に動作するため、高速かつ大記憶容量のメモリをオンチップでシステムLSIに搭載し、メモリの階層構成を解消してシステム性能を向上させることを図る。このような擬似SRAMの構成は、たとえば特許文献1 (特開平2-87399号公報)に示されている。

[0008]

この特許文献1に示される擬似SRAMにおいては、外部アクセス制御信号として、通常のSRAMと同様に、チップイネーブル信号/CEを利用する。また行および列アドレス信号を並行して与え、このチップイネーブル信号/CEの活性化により内部で所定のシーケンスで行および列選択動作を活性化する。

[0009]

DRAMセルの記憶データのリフレッシュ時には、SRAMにおいて用いられていないピン端子または出力イネーブル信号端子をリフレッシュ制御信号/RF

SH入力端子として利用する。

[0010]

チップイネーブル信号/CEのトグルにより1つのアクセスサイクルが決定され、チップイネーブル信号/CEの活性化に従って行および列アクセスが実行されるため、外部からは、この擬似SRAMを、SRAMと同様に動作させることができる。

[0011]

【特許文献1】

特開平2-87399号公報

[0012]

【発明が解決しようとする課題】

高速擬似SRAMは、クロック信号に同期して動作し、1クロックサイクル内で、行系回路および列系回路の活性および非活性化を内部でセルフタイムで完結する。

[0013]

DRAMセルは、行列状に配置され、各メモリセル行に対応してワード線が配置され、各メモリセル列に対応してビット線対が配置される。各ビット線対に対しては、メモリセルのデータの検知、増幅およびラッチを行なうセンサアンプが配置される。行選択に関連する行系回路の動作時、行アドレス信号により指定された行に対応して配置されたワード線が選択状態へ駆動され、選択ワード線に接続されるメモリセルのデータが対応のセンスアンプにより検知、増幅およびラッチされる。したがって、このセンス動作時においては、1行のメモリセルと数の等しいセンスアンプが同時に動作する。

[0014]

列選択およびデータアクセス(データの書込/読出)に関連する列系回路の動作時には、選択ワード線に接続されるメモリセルのうち、列アドレス信号が指定する列上のメモリセルを選択してデータアクセス(データの書込/読出)が行なわれる。列選択時に、選択ワード線上のメモリセルがすべて選択されるわけではない。プロセッサ(ロジック)が1度にアクセスするデータビット数、すなわち

擬似DRAMの外部のデータバスの幅に応じて選択メモリセルの数が設定される。たとえば、行選択時に2Kビットのメモリセルが選択され、対応のセンスアンプによりメモリセルデータがラッチされ、次いで、128ビットのメモリセル(センスアンプ)が選択されて、データアクセスが行なわれる。

[0015]

高速擬似SRAMの場合、1クロックサイクル内で行および列の選択動作が完結する。したがって、連続的に高速擬似PSRAMにアクセスする場合、各クロックサイクルにおいてセンスアンプによるビット線の充放電が行なわれる。したがって、選択行に2Kビットのメモリセルが接続される場合、1度に2K個のセンスアンプが並列に充放電動作を行なう。プロセッサ(ロジック)が要求するデータビットはたとえば128ビットであり、128個のセンスアンプに対しデータアクセスが行なわれる。残りのセンスアンプは、ラッチ状態を維持し、データアクセスが行なわれず、対応の列上のDRAMセルの記憶データのリストアを行なうだけである。したがって、各クロックサイクルにおいてデータアクセスされるビット線以外のビット線においても、センスアンプによる充放電が行なわれ、不必要に電流が消費されるという問題が生じる。特に、携帯機器などの電池駆動の用途に用いられる場合には、電池寿命の観点からできるだけ、消費電流を低減することが望まれる。

[0016]

上述の特許文献1においては、リフレッシュアドレスを生成するアドレスカウンタをチェックするカウンタチェックモード時に、通常のDRAMの「CASビフォーRAS」条件と同様の「/RFSHビフォー/CE」の条件でページモードを設定して、テストを行なう構成が示されている。リフレッシュ指示信号/RFSHをLレベルに立下げ、内部のアドレスカウンタからのリフレッシュアドレスに従ってワード線を活性化する。次いで、チップイネーブル信号/CEをLレベルに設定することによりページモードを設定し、ワード線を活性状態に維持し、外部列アクセスを活性化する。その状態で、出力イネーブル信号/OEまたはライトイネーブル信号/WEに従って列アクセスを行なう。チップイネーブル信号/CEをトグルすることにより、外部列アドレス信号に従って列選択動作を行

なう。リフレッシュ指示信号/RFSHをHレベルに設定して、ページモード動作を完了する。

[0017]

この特許文献1の構成においては、リフレッシュアドレスが指定する行を選択 状態に維持し、列を順次外部列アドレスに従って選択してデータアクセスを行な う。リフレッシュアドレスカウンタの動作を試験するカウンタチェックモードを 用いて列系回路をテストすることを図る。

[0018]

この特許文献1の構成では、仕様で禁止されるタイミング条件を利用してテスト時のページモードの設定を行なってテストを行なう。選択行は、リフレッシュアドレスカウンタの発生するリフレッシュアドレスにより指定され、外部からは、選択行を指定することはできない。したがって、この特許文献1の方法を、通常動作モード時でのデータアクセスに利用することはできない。

[0019]

また、この特許文献1においては、チップイネーブル信号/CEのトグルに従ってデータアクセスサイクルを決定しており、クロック信号に同期して動作するクロック同期動作により、どのように各クロックサイクル内で内部でセルフタイムで行系回路および列系回路を活性/非活性化するかについては全く考慮していない。

[0020]

さらに、この特許文献1においては、行アドレスを固定して列アドレスを変化させるページモードは、擬似SRAMにおいては本来的に搭載不能であることを前提とし、リフレッシュ動作とデータの入出力制御動作の分離を実現することを図るだけであり、データアクセスを行なう通常動作モード時の消費電力の低減、特に、クロック同期でデータアクセスを行なうクロック同期動作における消費電力の低減については何ら考慮していない。

[0021]

それゆえ、この発明の目的は、低消費電力でSRAM的に動作する同期型半導体記憶装置を提供することである。

[0022]

この発明の他の目的は、ページモードでデータアクセスをすることのできるクロック同期型擬似SRAMを提供することである。

[0023]

【課題を解決するための手段】

この発明に係る同期型半導体記憶装置は、行列状に配置される複数のダイナミック型メモリセルと、外部からの動作制御信号をクロック信号に同期して取込み内部動作指示信号を生成する信号入力回路と、活性化時、外部行アドレス信号に従ってメモリセルの行を選択する行選択回路と、活性化時、外部列アドレス信号に従ってメモリセルの列を選択し、該選択列へデータアクセスを行なう列系回路と、信号入力回路からの内部動作指示信号に従って、行選択回路および列系回路の動作を制御する制御回路を含む。この制御回路は、信号入力回路からの第1の内部動作指示信号に従って、行選択回路および列系回路をクロック信号の1クロックサイクル内において所定のシーケンスで順次活性および非活性化し、この信号入力回路からの第2の内部動作指示信号に従って行選択回路の非活性化を禁止して行選択回路活性状態に維持し、かつさらに信号入力回路からの第3の内部動作指示信号に従って活性状態に維持された行選択回路を非活性化する。

[0024]

第2の内部動作指示信号に従って内部で行選択回路の非活性化を禁止することにより、行を選択状態に維持した状態で連続的に外部から列アドレス信号を印加して列選択動作を実行することができる。連続列アクセス時において行系回路を動作させる必要がなく、特に、センスアンプを非活性化する必要がなく、各クロックサイクルにおいて行系回路、特にセンスアンプの充放電電流を削減することができ、応じて消費電流を低減することができる。

[0025]

【発明の実施の形態】

[実施の形態1]

図1は、この発明に従う同期型半導体記憶装置を内蔵するシステムLSIの構成を概略的に示す図である。図1において、システムLSI1が、プロセッサ2

と、少なくともプロセッサ2が必要とするデータを格納する擬似SRAMマクロ3を含む。このプロセッサ2は、外部と信号およびデータの授受を行ない、必要な処理を実行する。プロセッサ2は、予め定められた処理を専用に処理する回路であってもよく、また汎用のプロセッサであってもよい。

[0026]

擬似SRAMマクロ3は、このプロセッサ2と内部データバス4を介して双方向にデータを転送する。SRAMマクロ3は、ページモード動作が可能であり、プロセッサ2は、この擬似SRAMマクロ3に対しページモードでアクセスして、データの転送を行なうことができる。

[0027]

このシステムLSI1は、同一半導体チップ上に集積化されており、内部データバス4はチップ上配線であり、ピン端子の制約を受けることなく、十分にバス幅を広くすることができる。

[0028]

ただ、この擬似SRAMマクロ3は、ページモードで動作可能であるため、各 アクセスサイクル(クロックサイクル)毎に行系回路をプリチャージすることは 要求されず、行選択に関連する行系回路が活性状態を維持するため、この行系回 路の消費電流を削減することができる。

[0029]

図2は、図1に示す擬似SRAMマクロ3の全体の構成を概略的に示す図である。図2において、擬似SRAMマクロ3は、それぞれが行列状に配列される複数のDRAMセルを有するDRAMアレイ10eおよび10wと、DRAMアレイ10eおよび10wそれぞれと内部データの転送を行なうDRAMデータパス11eおよび11wと、DRAMアレイ10eおよび10wのメモリセル行および列を選択するデコーダ12と、この擬似SRAMマクロ3の内部動作を制御するDRAM制御回路13と、DRAMアレイ10eおよび10wのそれぞれの一端に配置され内部電源電圧および各種内部電圧を生成する電源回路14を含む。

[0030]

DRAMアレイ10eおよび10wは、それぞれ、一例として、8Mビットの

記憶容量を有する。

[0031]

DRAMデータパス11eおよび11wは、それぞれ、内部データの書込を行なうライトドライバ、内部データの読出を行なうプリアンプ、外部とのデータの入出力を行なう入出力バッファ回路を含む。DRAMデータパス11eは、DRAMアレイ10eと、64ビットの内部読出データRD[63:0]を転送し、かつ64ビットの内部書込データWD[63:0]を転送する。DRAMデータパス11eは、また、図1に示す外部のプロセッサ2との間で、メモリ外部データバスを介して64ビットの読出データQ[63:0]および64ビットの書込データD[63:0]を転送する。

[0032]

DRAMデータパス11wは、DRAMアレイ10wと64ビットの内部読出データRD[127:64]を転送しかつ内部書込データWD[127:64]を転送する。このDRAMデータパス11wは、また、メモリ外部データバスを介して64ビットの読出データQ[127:64]および64ビットの書込データD[127:64]を外部のプロセッサ2との間で転送する。

[0033]

デコーダ12は、整列して配置されるロウデコーダおよびコラムデコーダを含む。ロウデコーダにより、アドレス指定された行に対応するワード線が選択状態へ駆動され、コラムデコーダにより、アドレス指定された列に対応する列選択線が選択状態へ駆動される。この列選択線の列選択信号に従って、メモリセル列(センスアンプ)が選択されて内部データバスに接続される。

[0034]

したがって、図2に示す配置においては、コラムデコーダからの列選択線はワード線と同一方向に延在する。コラムデコーダおよびロウデコーダをデコーダ12内において同一方向に配置することにより、列選択線を行方向に延在して配置することができる。したがって、データRD[127:0]およびWD[127:0]を転送するデータバス線を、DRAMアレイ10wおよび10e上に列方向に延在して配置することができ、バス占有面積を増大させることなく、多ビッ

トデータを転送することができる。

[0035]

DRAM制御回路13へは、外部から、クロック信号CLK、リード動作指示信号RE、ライト動作指示信号WE、リフレッシュ動作指示信号REF、ページモード動作指示信号PM、ページクローズ指示信号PCおよび17ビットのアドレス信号A[16:0]が与えられる。ページモード動作指示信号PMおよびページクローズ指示信号PCを利用することにより、この擬似SRAMマクロ3を選択的に、ページモードで動作させることができる。DRAM制御回路13は、クロック信号CLKに同期してこれらの外部からの信号RE、WE、REF、PMおよびPCを取込み、内部動作を指定する内部動作指示信号を生成し、かつ内部動作指示信号に従って必要な制御信号を生成する。具体的に、DRAM制御回路13は、クロック信号CLKのたとえば立上がりエッジにおける指示信号RE、WE、REF、PMおよびPCの状態に従って指定された動作モードを判定し、かつ対応の内部動作を実行する制御信号を生成する。

[0036]

図3は、外部からの指示信号RE、WE、REF、PC、PMおよびREFが指定する動作モードを一覧にして示す図である。図3においては、制御信号およびニモーニック(MNEMONIC)において、同一動作内容を指定するため、同じ符号が用いられている。同一符号について、制御信号の場合には、動作指示信号として参照し、ニモーニックの場合にはコマンドとして参照する。

[0037]

指示信号RE、WE、REF、PMおよびPCがすべてLレベルに設定された 場合には、ノップコマンドNOPが設定され、新たな動作は行なわれない。通常 、このノップコマンドNOPが与えられる場合、擬似SRAMマクロ3は、スタ ンバイ状態(プリチャージ状態)を維持する。

[0038]

リード動作指示信号REをHレベルに設定し、残りの指示信号RE、WE、REF、PMおよびPCをLレベルに設定した場合、リードコマンドREが設定される。このリードコマンドREが指定された場合には、1クロックサイクル内で

データリードを行ない、そのリード動作完了後開いたページ(選択行)を閉じる。したがって、このリードコマンドREの印加時においては、1クロックサイクル内で行系回路および列系回路の活性および非活性動作が、一定のシーケンスで完結する。

[0039]

リード動作指示信号REとページモード動作指示信号PMを共にHレベルに設定し、残りの指示信号WE、REF、およびPCをLレベルに設定した場合、ページモードリードコマンド(ページリードコマンド)REPMが指定される。このページモードリードコマンドREPMが指定された場合には、このクロックサイクル内でデータの読出を行なうリード動作を行ない、このリード動作完了後においても、ページを開いた状態に維持する。列系回路は、データの読出後に非活性状態に復帰する。

[0040]

リード動作指示信号REとページクローズ指示信号PCをHレベルに設定し、 残りの指示信号WE、REF、PMをLレベルに設定した場合、オートプリチャージ付きリードコマンド(プリチャージリードコマンド)REPCが設定される。このオートプリチャージ付きリードコマンドREPCが指定されたときには、 開いたページに対して列アクセスを行なってデータの読出動作を行なう。このリード動作完了後、開いているページを閉じ、行系回路および列系回路が共にプリチャージ状態に復帰する。

[0041]

ライト動作指示信号WEをHレベルに設定し、残りの指示信号RE、REF、PMおよびPCをLレベルに設定するとライトコマンドWEが設定される。このライトコマンドWEの指定時においては、1クロックサイクル内でデータの書込が行なわれ、このデータ書込完了後開いたページを閉じ、行系回路がスタンバイ状態に復帰する。

[0042]

ライト動作指示信号WEとページモード動作指示信号PMとをHレベルに設定し、残りの指示信号RE、REFおよびPCをLレベルに設定すると、ページモ

ードライトリードコマンド(ページライトコマンド)WEPMが指定される。このページモードライトリードコマンドWEPMが指定された場合には、データの書込を完了し、列系回路が非活性状態に復帰しても、ページを開いた状態に維持する(行系回路を活性状態に維持する)。

[0043]

ライト動作指示信号WEとページクローズ指示信号PCをHレベルに設定し、 残りの指示信号RE、REFおよびPMをLレベルに設定すると、オートプリチャージ付きライトコマンド(プリチャージライトコマンド)WEPCが設定される。このオートプリチャージ付きライトコマンドWEPCの指定時においては、 開いたページに対しデータアクセスを行なってデータの書込を行ない、この書込動作完了後に開いたページを閉じる(行系回路を非活性状態に復帰させる)。

[0044]

ページクローズ指示信号PCをHレベルに設定し、かつ残りの指示信号RE、WE、REFおよびPMをLレベルに設定すると、プリチャージコマンドPCが設定される。このプリチャージコマンドPCの指定時においては、開いているページを閉じる。すなわち、選択状態のワード線を非選択状態へ駆動し、行系回路をスタンバイ状態に復帰させる。

[0045]

リフレッシュ動作指示信号REFをHレベルに設定し、残りの指示信号RE、WE、PMおよびPCをLレベルに設定すると、オートリフレッシュコマンドREFが設定される。このオートリフレッシュコマンドREFの指定時においては、内部のアドレスカウンタからのリフレッシュアドレスに従ってリフレッシュ動作を実行する。

[0046]

この図3に示すように、ページモード動作指示信号PMおよびページクローズ 指示信号PCを利用することにより、ページモード動作の設定および完了をリー ド動作指示信号またはライト動作指示信号WEの活性化時に設定することができ る。またページクローズ指示信号PC単独でプリチャージコマンドPCを設定す ることにより、データの書込および読出を伴う必要のないときに開いたページを 閉じて、ページモード動作を完了させることができる。

[0047]

なお、リード動作指示信号REまたはライト動作信号WEが活性化されたときには、内部で1クロックサイクル内で列選択およびデータの読出または書込動作が実行され、その後、列系回路(列選択回路およびデータ書込/読出回路)は非活性状態に復帰する。

[0048]

また、ページは、行アドレス信号により指定される行を示し、DRAMアレイ 10eおよび10wの構成に応じて、ページを構成するワード線の数は異なる。

[0049]

図4は、図2に示すDRAMアレイ10eおよび10wに配置されるDRAM セルの断面構造を概略的に示す図である。図4において、DRAMセルは、Pウェル20内において素子分離領域21aおよび21bにより規定される領域内に形成されるアクセストランジスタを含む。この素子分離領域21aおよび21bは、シャロウ・トレンチ・アイソレーション(STI)構造を有し、Pウェル20表面をエッチングして、基板表面に分離酸化膜を形成する。STI構造を素子分離に利用することにより、通常の熱酸化膜を利用する構成に比べて、素子分離領域の占有面積を低減し、またその表面の平坦化を図り、素子分離領域上に配設されるワード線の配線の段差を低減する。

[0050]

アクセストランジスタは、Pウェル20表面に形成される不純物領域22aおよび22bと、これらの不純物領域22aおよび22b表面に形成される金属層23aおよび23bと、これらの不純物領域22aおよび22bの間のPウェル表面上にゲート絶縁膜を介して形成されるポリシリコン層24と、ポリシリコン24表面に自己整合的に形成される金属層25を含む。

[0051]

 、23bおよび25は、ロジックにおいてトランジスタ製造工程時に形成されるサリサイドプロセス(セルフアラインド・シリサイド・プロセス)を適用することにより形成される。不純物領域22aは、高濃度N型不純物領域で形成されており、ストレージノードに接続する部分の抵抗を低減する。このサリサイドプロセスは、擬似SRAMマクロ内の周辺回路のトランジスタに対しても適用され、周辺回路のトランジスタは、ロジックのトランジスタと同一構成とされ、製造工程数の増加を抑制する。

[0052]

ここで、サリサイドプロセス時において、不純物領域22aおよび22bは、ポリシリコン層24に対し自己整合的に形成され、メタル層23aおよび23bが、このポリシリコン層24に形成される側壁絶縁膜に対して自己整合的に形成される。

[0053]

メモリセルは、さらに、金属層23aに電気的に接続されるストレージノードコンタクト26と、ストレージノードコンタクト26上部にU字型に形成されるストレージノード層27と、ストレージノード層27とキャパシタ絶縁膜28を介して対向して形成されるセルプレート層29を含む。このストレージノード層27および29は、たとえばルビジウム(Ru)の金属配線で形成され、ストレージノードコンタクト26は、たとえばタングステン(W)の金属配線で形成される。キャパシタ絶縁膜28は、たとえば五酸化タンタル(Ta₂O₅)で形成される。キャパシタ絶縁膜28は、たとえば五酸化タンタル(Ta₂O₅)で形成される。MIM(メタルーインシュレーターメタル)キャパシタ構造において、高誘電率のキャパシタ絶縁膜を利用することにより、小占有面積で大きな容量値を有する高速応答のメモリセルキャパシタを実現する。また、ストレージノードコンタクト26にたとえばタンスグテンWのような金属配線を利用することにより、このストレージノードの抵抗を低減する。

[0054]

不純物領域22b表面に形成される金属層23bは、ビット線コンタクト30 を介してビット線19に電気的に接続される。このビット線コンタクト30は、 たとえばタングステンのメタル配線で形成され、ビット線19は、たとえば銅(Cu)の金属配線で形成される。ビット線コンタクト30に金属配線を利用することにより、ビット線コンタクトの抵抗を低減する。また、これらのストレージノードコンタクト26およびビット線コンタクト30をメタル配線を利用することにより、不純物領域22aおよび22b表面に金属層23aおよび23bを形成して、コンタクト抵抗を低減することができる。また、不純物領域22aも、金属配線に接続されるため、その不純物濃度を十分高くすることができる。

[0055]

したがって、このDRAMセルにおいては、内部配線を、すべて抵抗を小さくすることができ、メモリセルの電荷移動速度を高速化することができ、高速で、メモリセルデータの読出を行なうことができる。したがって、たとえば36ns(ナノ秒)のロウサイクルを、10ns以下に設定することができ、高速擬似SRAMを実現することができる。

[0056]

図5は、図2に示すDRAMアレイ10eおよび10wの構成を概略的に示す図である。これらのDRAMアレイ10eおよび10wは、同一のアレイ構造を有するため、図5において1つのDRAMアレイの構成を代表的に示す。図5において、DRAMアレイは、それぞれが、32KビットのメモリセルMCを有するアレイブロックMBKに、行および列方向において分割される。行方向に整列するアレイブロックが行ブロックを構成し、列方向に整列するアレイブロックが列ブロックを構成し、列方向に整列するアレイブロックが列ブロックを構成する。図5において、DRAMアレイは、行ブロックRBO-RBmに分割され、また列ブロックCBO-CBnに分割される。一例として、このDRAMアレイは、行および列方向に16個のアレイブロックに分割され、16個の行ブロックと16個の列ブロックに分割される。

[0057]

行ブロックRBO-RBmの間にセンスアンプ帯SAB1-SABmが配置され、また、行ブロックRBOおよびRBmの外側に、センスアンプ帯SABOおよびSABm+1が、それぞれ、配置される。これらのセンスアンプ帯SABO-SABm+1においては、それぞれ、アレイブロックMBKに対応して、32個のセンスアンプ(S. A.)を含むセンスブロックSBKが配置される。これ

らのセンスアンプ帯SAB1-SABmのセンスアンプは、列方向における両側のアレイブロックにより共有される。

[0058]

行ブロックRBO-RBmそれぞれにおいて、ワード線WLがメモリセル行に対応して配置される。これらの行ブロックRBOおよびRBmそれぞれにおいて512本のワード線が配置される。ワード線WLは、列ブロックの間に設けられるワード線杭打ち領域WSHTにおいて低抵抗の導体と電気的に接続される。ポリシリコンで構成されるワード線の抵抗を等価的に低減する。

[0059]

ワード線杭打ち領域WSHTによりワード線杭打ち構造を実現する構成に代えて、ワード線WLが、メインワード線とサブワード線とに階層化され、サブワード線が、対応して配置されるワード線サブデコーダと対応のメインワード線上の信号とに従って駆動される階層ワード線構成が利用されてもよい。

[0060]

センスアンプ帯SABO-SABm+1それぞれにおいて、読出列選択線CSLRと書込列選択線CSLWとが配置される。アレイブロックMBKにおいては、メモリセルが64列配置され、それぞれ列方向の両側に設けられる32個のセンスアンプに接続される。これらの1つのセンスブロックSBKにおいて32個のセンスアンプから、4つのセンスアンプを選択するために、8本の読出列選択線および8本の書込列選択線が設けられる。読出列選択線CSLRは、データ読出時に列アドレス信号に従って選択状態に駆動され、書込列選択線CSLWは、データ書込動作時に列アドレス信号に従って選択状態に駆動される。

[0061]

列ブロックCBO-CBnそれぞれ上に列方向に延在して読出データ線RDと書込データ線WDが配置される。本実施の形態においては、列選択時、各列ブロックにおいて4つのセンスアンプが選択されるため、読出データ線RDおよび書込データ線WDが、それぞれ、4本設けられる。この読出データ線RDおよび書込データ線WDは、相補信号を伝達する信号線対で構成されるが、図5においては、図面を簡略化するため、それぞれシングルエンドの信号線のように示す。こ

れらの書込データ線WDおよび読出データ線RDが、データパスに結合される。 【0062】

図6は、図2に示すデコーダ12の構成を概略的に示す図である。図6においては、デコーダ12において1つの行ブロックおよびセンスアンプ帯に対応して配置される部分の構成を示す。

[0063]

図6において、デコーダ12は、対応の行ブロックを指定するブロック選択信号BS1とワード線活性化タイミング信号RXTと行アドレス信号RADDとに従ってアドレス指定された行に対応するワード線WLを選択状態へ駆動するロウデコーダ32と、ブロック選択信号BS1およびBSuとコラムアドレス信号CADDと書込コラムデコーダイネーブル信号CDEWとに従ってデコード動作を行なって書込列選択線CSLWを選択状態へ駆動するライトコラムデコーダ34と、ブロック選択信号BSuおよびBS1とコラムアドレス信号CADDと読出コラムデコーダイネーブル信号CDERとに従ってデコード動作を行なって読出列選択線CSLRを選択状態へ駆動するリードコラムデコーダ33を含む。

[0064]

ブロック選択信号BSuは、このブロック選択信号BS1が指定する行ブロックに隣接する行ブロックを指定し、これらのブロック選択信号BSuおよびBS1がそれぞれ特定するメモリブロックが、センスアンプ帯を共有する。

[0065]

ロウデコーダ32は、ブロック選択信号BS1の活性化時、行アドレス信号RADDをデコードし、ワード線活性化タイミング信号RXTに従って、選択されたワード線WLを選択状態へ駆動する。リードコラムデコーダ33は、ブロック選択信号BSuおよびBS1の一方の活性化時イネーブルされ、読出コラムデコーダイネーブル信号CDERの活性化に従って、与えられた列アドレス信号CADDをデコードし、8本の列選択線のうち指定された読出列選択線CSLRを選択状態へ駆動する。

[0066]

ライトコラムデコーダ34は、ブロック選択信号BSuおよびBS1の一方の

活性化時イネーブルされ、ライトコラムデコーダイネーブル信号CDEWの活性 化に従って与えられた列アドレス信号CADDをデコードし、8本の書込列選択 線のうち1つの書込列選択線CSLWを選択状態へ駆動する。

[0067]

なお、この図6に示すデコーダの構成においては、ロウデコーダ32へ、行アドレス信号RADDが与えられている。しかしながら、このロウデコーダ32へは、ロウアドレス信号RADDに代えて、プリデコード信号が与えられてもよい。リードコラムデコーダ33およびライトコラムデコーダ34においても、コラムアドレス信号CADDに代えて、プリデコード信号が与えられてもよい。

[0068]

擬似SRAMにおいては、行アドレス信号RADDおよびコラムアドレス信号 CADDが、並行して与えられる。ワード線駆動タイミング信号RXTが活性化 されて、ロウデコーダ32による行選択動作が完了した後(センスアンプによる センス動作の完了後)に、コラムデコーダイネーブル信号CDERおよびCDE Wの一方が活性化されて列選択動作が行なわれる。図5に示すアレイ配置においては、1つの行ブロックが選択され、選択行ブロックにおいて行選択動作および 列選択動作が行なわれる。

[0069]

図7は、センスアンプ帯のセンスブロックSBKの構成を具体的に示す図である。図7においては、1つのセンスアンプに関連する部分の構成を示す。図7において、センスブロックSBKが、アレイブロックMBKUおよびMBKLにより共有される。アレイブロックMBKUにおいてビット線BLUおよび/BLUが配置され、アレイブロックMBKLにおいてビット線BLLおよび/BLLが配置される。ビット線BLUおよび/BLLとビット線BLLおよび/BLLは、それぞれ、ビット線分離ゲート45uおよび451を介して共通ビット線CBLおよび/CBLに結合される。

[0070]

ビット線分離ゲート45uは、ビット線分離指示信号/BLIUの活性化時(Lレベルのとき) 非導通状態となり、ビット線BLUおよび/BLUを共通ビッ ト線CBLおよび/CBLと分離する。ビット線分離ゲート451は、ビット線分離指示信号/BLILの活性化時(Lレベルのとき)非導通状態となり、ビット線BLLおよび/BLLを共通ビット線CBLおよび/CBLから分離する。 【0071】

共通ビット線CBLおよび/CBLに対して、センスアンプ40が設けられる。このセンスアンプ40は、交差結合されるPチャネルMOSトランジスタと交差結合されるNチャネルMOSトランジスタを含み、活性化時、共通ビット線CBLおよび/CBLの電位を差動的に増幅する。

[0072]

このセンスアンプ40を活性化するために、センス電源線46に、センスアンプ活性化信号/S0Pに従ってセンス電源電圧VddSを伝達するセンス活性化用のPチャネルMOSトランジスタ47と、センスアンプ活性化信号S0Nに従ってセンス接地線48に接地電圧を伝達するセンス活性化用NチャネルMOSトランジスタ49が設けられる。センス電源線46およびセンス接地線48に、電源電圧VddSおよび接地電圧が伝達されると、センスアンプ40が活性化される。センスアンプ活性化用トランジスタ47および48は、センスアンプ40の所定数毎に設けられる。

[0073]

センスブロックSBKにおいては、さらに、ビット線イコライズ指示信号BLEQの活性化に従って共通ビット線CBLおよび/CBLをプリチャージ電圧VBLレベルにプリチャージするプリチャージ/イコライズ回路41と、読出列選択信号CSLRに従って活性化され、活性化時、共通ビット線CBLおよび/CBLの電位に従って読出ローカルIO線対LIORPを駆動する読出ゲート42と、書込列選択信号CSLWの活性化に従って、活性化され、共通ビット線CBLおよび/CBLを書込ローカルIO線対LIOWPの各IO線にそれぞれ結合する書込ゲート43が設けられる。

[0074]

読出ゲート42は、共通ビット線CBLおよび/CBLに結合される差動段トランジスタと、読出列選択信号CSLRに従って選択的に導通し、導通時、これ

らの差動段トランジスタを読出ローカルIO線対LIORPの各IO線に結合する読出トランジスタを含む。読出ローカルIO線対LIORPは、図示しないプリチャージ回路により、周辺電源電圧レベルにプリチャージされる。読出ローカルIO線対LIORPは読出データ線対RDPに結合され、書込ローカルIO線対LIOWPは、書込データ線対WDPに結合される。

[0075]

データ書込時においては、書込データ線対WDPからローカルIO線対LIOWPに書込データがライトドライブ回路により伝達され、この書込ローカルIO線対LIOWPを書込列選択ゲート43が共通ビット線CBLおよび/CBLに書込列選択信号に従って結合し、応じて、共通ビット線CBLおよび/CBLが書込データに応じた電位レベルに設定される。

[0076]

データ読出時においては、読出列選択信号CSLRが活性化され、読出列選択ゲート42がイネーブルされる。共通ビット線CBLおよび/CBLには、センスアンプ40により電源電圧VddSおよび接地電圧レベルの相補信号がラッチされている。したがって、読出列選択ゲート42が選択されると、その差動トランジスタによりローカルIO線対LIORPのローカルIO線が差動的に駆動され、応じて読出データ線対RDPが駆動される。

[0077]

図8は、各センスアンプ帯に対応して配置されるローカルロウ系制御回路50の入出力信号を示す図である。このローカルロウ系制御回路50は、図1に示す DRAM制御回路13からのビット線分離タイミング信号BLITとセンス活性 化タイミング信号SOTとブロック選択信号BSuおよびBS1に従って、ビット線分離指示信号信号/BLIUおよび/BLILと、ビット線イコライズ指示信号BLEQと、センスアンプ活性化信号SONおよび/SOPを生成する。

[0078]

このローカルロウ系制御回路50においては、ブロック選択信号BSuおよび BS1の一方が選択状態へ駆動されると、ビット線分離指示信号/BLIUおよび/BLILのうち非選択アレイブロックに対するビット線分離指示信号を、ビ ット線分離タイミング信号BLITに従って活性化し、また、ビット線分離タイミング信号BLITに従ってイコライズ指示信号BLEQを非活性状態へ駆動する。さらに、また、センス活性化タイミング信号SOTに従ってセンスアンプ活性化信号SONおよび/SOPを活性化する。すなわち、このローカルロウ系制御回路50は、対応のアレイブロックが選択されたときにイネーブルされ、DRAM制御回路からのタイミング信号に従って、対応のロウ系制御信号を所定のシーケンスで活性/非活性化する。

[0079]

図9は、図7に示すセンスアンプ帯の回路の動作を示すタイミング図である。 以下、図9を参照して、図7に示す回路の動作について説明する。

[0080]

リードコマンドREが与えられると、クロック信号CLKの立上がりエッジで、図2に示すDRAM制御回路13が、ロウ系トリガ信号RASTを所定期間(たとえばクロック信号CLKのHレベル期間)の間Hレベルに設定する。ロウ系トリガ信号RASTについては、後に説明するが、行選択動作が指定されたとき、すなわちライトコマンド、リードコマンドおよびリフレッシュコマンドのいずれかが与えられたときに活性化される。

[0081]

このロウ系トリガ信号RASTの活性化に従って、外部からのアドレス信号A [16:0]が取込まれ、内部アドレス信号が生成され、アドレス信号ADn-1が指定する行ブロックに対するブロック選択信号BS1が選択状態へ駆動される。

[0082]

ブロック選択信号BS1が選択状態へ駆動されると、ロウ系トリガ信号RAS Tとブロック選択信号BS1に従って、図8に示すローカルロウ系制御回路50が、ビット線分離指示信号/BLIUをLレベルに駆動する。ビット線分離指示信号/BLILは、Hレベルを維持する。応じて、図7に示すビット線分離ゲート45uが非導通状態となり、共通ビット線CBLおよび/CBLがビット線BLUおよび/BLUから分離される。一方、ビット線分離ゲート451は導通状

態を維持し、共通ビット線CBLおよび/CBLはビット線BLLおよび/BL Lと接続される。

[0083]

次いで、所定のタイミングで、図6に示すワード線活性化タイミング信号RXTが活性化され、ロウデコーダ32が、選択ワード線WLをHレベルに駆動する。このワード線WLが活性化されると、ビット線BLLおよび/BLLに、メモリセルデータが読出される。図9においては、ビット線BLLまたは/BLLに、Hレベルデータが読出された場合の信号波形を示す。

[0084]

ワード線WLが選択状態へ駆動された後、所定のタイミングで、センスアンプ活性化信号SONおよび/SOPが所定期間活性化され、図7に示すセンスアンプ40がセンス動作を行ない、共通ビット線CBLおよび/CBLおよびビット線BLLおよび/BLLを、メモリセルデータに従って、電源電圧レベルおよび接地電圧レベルに駆動しかつその増幅電位をラッチする。

[0085]

センスアンプ40のセンス動作が完了し、共通ビット線CBLおよび/CBLの電位レベルがラッチされると、次いで、図6に示すリードコラムデコーダ33が活性化され、アドレス信号をデコードし、対応の読出列選択線CSLRを所定期間Hレベルに設定する。これにより、読出列選択ゲート42がイネーブルされ、共通ビット線CBLおよび/CBLの電位に従ってローカル読出データ線対LIORPを介してリードデータバス線RDおよび/RDを駆動する。この列選択動作は、内部でセルフタイムで行なわれており、所定期間が経過すると、コラムデコーダ33が非活性化され(コラムデコーダイネーブル信号CDERが非活性化される)、リード列選択線CSLRが再び非選択状態へ駆動され、リード列選択ゲート42がディスエーブルされる。

[0086]

リードコマンドREの印加時においては、また、センスアンプ活性化信号SONおよび/SOPの活性化期間が、セルフタイムで設定されており、所定時間が経過すると、センスアンプ活性化信号SONおよび/SOPが非活性化され、次

いで選択状態のワード線WLが非選択状態へ駆動される。この後、ビット線分離指示信号/BLIUがHレベルとなり、またイコライズ指示信号BLEQがHレベルに駆動される。応じて、共通ビット線CBLおよび/CBLが再びビット線BLUおよび/BLUにビット線分離ゲート45eを介して接続される。また、ビット線プリチャージ/イコライズ回路41が、ビット線イコライズ指示信号BLEQの活性化に従って活性化され、ビット線BLUおよび/BLU、共通ビット線CBLおよび/CBLおよびビット線BLLおよび/BLLが、中間電圧VBLレベルにプリチャージされかつイコライズされる。また、ブロック選択信号BS1が所定のタイミングで非選択状態へ駆動される。

[0087]

次のクロックサイクルにおいて、ページモードリードコマンドREPMが与えられると、クロック信号CLKの立上がりに同期して、ロウ系トリガ信号RASTが所定期間Hレベルに設定される。応じて、先のリードコマンド印加時と同様にして、ブロック選択信号BS1が選択状態へ駆動され、ビット線分離指示信号/BLIUおよびビット線イコライズ指示信号BLEQがLレベルに駆動される。続いて、ワード線WLが行アドレス信号に従って選択状態へ駆動され、ビット線BLLおよび/BLLにメモリセルデータが読出される。ビット線の電位が十分に拡大されたタイミングで、センスアンプ活性化信号/SOPおよびSONが活性化される。センスアンプの活性化後、ビット線電位が確定すると、列選択動作がイネーブルされ、所定のタイミングで読出列選択線CSLRが活性化される。応じて、選択列に対応するセンスアンプのラッチデータに従って読出データ線RDおよび/RDが駆動される。

[0088]

このページモードリードコマンドREPMの印加時においても、列選択動作はセルフタイムで行なわれ、所定期間経過後に、読出列選択線CSLRが非活性状態に駆動され、列選択動作が完了する。一方、ビット線分離タイミング信号BLITおよびセンスアンプ活性化タイミング信号SOTは非活性化されず、またブロック選択信号BS1もラッチ状態を維持する。すなわち、ページモード時においては、列選択回路による列選択動作およびデータの読出動作が完了した後にお

いても、行選択に関連する回路(行系回路)のリセットは行なわれず、センスアンプ活性化信号SONおよび/SOPは活性状態を維持し、また選択ワード線WLも選択状態を維持する。

[0089]

したがって、次のクロックサイクルにおいて再びページモードリードコマンド REPMを与えた場合、行選択動作は行なわれず、列選択動作のみが行なわれる 。すなわち、同じワード線(同一行アドレスにより指定される領域、すなわちペ ージ)に対し連続的にアクセスすることができ、行系回路の動作に要する消費電 力を削減することができる。

[0090]

データ書込時においては、図9に示すタイミング図において、読出データ線R Dおよび/RDに代えて、書込データ線WDおよび/WDがライトドライバにより駆動されて、応じて、共通ビット線CBLおよび/CBLが書込列選択ゲート 43を介して駆動されてデータの書込が行なわれる。

[0091]

図10は、図2に示すデータパス11eおよび11wの構成を示す図である。 これらのデータパス11eおよび11wは同一構成を有するため、図10においては、1ビットの内部データを転送するデータパスの構成を代表的に示す。このデータパスは、読出データ線RDおよび/RD上の内部信号に従って出力データ Qを生成するリードパスと、外部からの入力データDに従って書込データ信号を 生成して書込データ線WDおよび/WD駆動するライトパスを含む。

[0092]

リードパスは、リードデータバスイコライズ指示信号/RDEQの活性化時(Lレベルのとき)活性化され、読出データ線RDおよび/RDを周辺電源電圧V ddLレベルにプリチャージしかつイコライズするバスプリチャージ/イコライ ズ回路55と、プリアンプ活性化信号PAEの活性化時読出データ線RDおよび /RDに読出された内部読出信号を、電荷閉じ込め方式に従って増幅するプリア ンプ回路56と、プリアンプ回路56の増幅データをラッチするラッチ回路57 と、ラッチ回路57のラッチデータQFをクロック信号CLKQに同期して取込 みラッチしかつ出力するDフリップフロップ58を含む。

[0093]

バスプリチャージ/イコライズ回路55は、リードデータバスイコライズ指示信号/RDEQの活性化に従って、内部読出データ線RDおよび/RDを電気的に短絡するイコライズ用MOSトランジスタと、このリードデータバスイコライズ指示信号/RDEQの活性化時、周辺電源電圧VddLを内部読出データ線RDおよび/RDへ伝達するプリチャージ用MOSトランジスタを含む。周辺電源電圧VddLは、センスアンプに供給される電源電圧Vddsと別の電源から与えられる電源電圧である。周辺回路のトランジスタは、同一チップ上に集積化されるロジックのトランジスタと同様の構成を有する。また、メモリセルのアクセストランジスタも、通常、オフ状態時のリーク電流を低減するためにしきい値電圧は高くされるものの、周辺回路のトランジスタと同様に、ロジックトランジスタの製造プロセスを利用して形成される。メモリセルのキャパシタ絶縁膜に印加される電界による絶縁破壊が生じるのを防止するため、また、センス動作時の電源ノイズが周辺回路に影響を及ぼすのを防止するため、アレイ用電源電圧VddSと周辺回路の電源電圧VddLは別レートから与えられて、それぞれ最適な電圧レベルに設定される。

[0094]

プリアンプ回路56は、プリアンプ活性化信号PAEの活性化時、読出データ線RDおよび/RDをプリアンプ回路56の内部ノードNAおよびNBから分離する閉込めゲート56aと、プリアンプ活性化信号PAEの活性化に応答してこのプリアンプ回路56の内部ノードNAおよびNBの電位を増幅するプリアンプ50bを含む。

[0095]

プリアンプ56bは、交差結合されるPチャネルMOSトランジスタと、交差結合されるNチャネルMOSトランジスタとプリアンプ活性化信号PAEに従ってこれらのNチャネルMOSトランジスタの共通ソースノードを接地ノードに結合する活性化用のMOSトランジスタを含む。プリアンプ56bにおいては、PチャネルMOSトランジスタの共通ソースノードは、電源ノードに常時結合され

る。したがって、このプリアンプ56bは、活性化時、プリアンプ回路56の内部ノードNAまたはNBの放電動作を行なう。

[0096]

閉込めゲート56aは、読出データ線RDおよび/RDそれぞれに対して設けられてプリアンプ活性化信号PAEをゲートに受けるPチャネルMOSトランジスタを含む。閉込めゲート56aを用いてプリアンプ回路56の動作時、プリアンプ回路56の内部ノードNAおよびNBを、読出データ線RDおよび/RDから切離すことにより、プリアンプ56bの負荷を軽減し、高速で増幅動作を行なう。

[0097]

ラッチ回路 5 7 は、NAND型フリップフロップで構成され、プリアンプ回路 5 6 の内部ノードNAがLレベルのときに、その出力データQFをHレベルに設定する。プリアンプ回路 5 6 の内部ノードNAおよびNBの電圧レベルがそれぞれ、HレベルおよびLレベルのときに、ラッチ回路 5 7 は、その出力QFをLレベルに設定する。内部ノードNAおよびNBがともに電源電圧レベルのときには、ラッチ回路 5 7 はラッチ状態を維持する。

[0098]

Dフリップフロップ58は、データ読出クロック信号CLKQに同期して、この読出クロック信号CLKQの立上がりエッジに同期して出力データQを出力する。

[0099]

ライトパスは、書込クロック信号CLKDの立上がりに同期して外部からの入力データDを取込み出力するDフリップフロップ60と、Dフリップフロップ60の出力信号に従って書込データ線WDおよび/WDを駆動するライトドライバ62を含む。このライトドライバ62は、Dフリップフロップ60の出力信号を受けて書込データ線/WDを駆動するインバータと、このインバータの出力信号を受けて書込データ線WDを駆動するインバータを含む。したがって、書込データ線WDおよび/WDには、ライトドライバ62によりCMOSレベルの相補信号が内部書込データとして伝達される。次に、図11に示すタイミング図を参照

して、図10に示すデータパスのデータ読出時の動作について簡単に説明する。 【0100】

クロック信号CLKに同期してリードコマンドREが与えられ、行系回路が動作し、選択メモリセルのデータがビット線BLおよび/BL上に伝達される。この行系回路のセンスアンプのセンス動作完了後、リードデータバスイコライズ指示信号/RDEQがHレベルとなり、読出データ線RDおよび/RDの電源電圧VddLへのプリチャージ/イコライズが完了する。この後、図7に示すリード列選択線CSLRがHレベルに立上がり、センスアンプにラッチされたメモリセルデータが、読出データ線RDおよび/RDへ図7に示す読出ゲート42を介して伝達される。この読出データ線RDおよび/RDの電位が変化し、プリアンプ内部ノードNAおよびNBに十分な電位差が生じると、所定のタイミングでプリアンプ活性化信号PAEが活性化される。

[0101]

プリアンプ回路56においては、閉込めゲート56aが非導通状態となり、内部ノードNAおよびNBが、読出データ線RDおよび/RDから分離される。この状態でプリアンプ56bが活性化され、内部ノードNAおよびNBの低電位のノードを接地電位レベルへ駆動する。このプリアンプ56bの増幅動作により、内部ノードNAおよびNBの信号電位が、ラッチ回路57によりラッチされ、その出力QFが確定する。

[0102]

次いで、読出クロック信号CLKQがHレベルに立上がると、Dフリップフロップ 5 8 が、ラッチ回路 5 7 の出力Q F (Q F n - 1)に従って出力データQ (Q n - 1)を生成する。

[0103]

このプリアンプ回路 5 6 の増幅動作が完了すると、所定のタイミングで、リードデータバスイコライズ指示信号/RDEQがLレベルとなり、再びリードバスプリチャージ/イコライズ回路 5 5 が活性化され、読出データ線RDおよび/RDが電源電圧レベルにプリチャージされかつイコライズされる。

[0104]

このプリアンプ回路56が非活性化されても、ラッチ回路57がラッチ状態にあり、また、Dフリップフロップ58は、その出力Qを1クロックサイクル期間維持する。

[0105]

次のクロックサイクルにおいて、ページモードリードコマンドREPMが与えられると、同様、内部で行系回路が動作し、ワード線の選択およびセンスアンプによるセンス動作が行なわれる。このページモードリードコマンドREPMが与えられても、列系回路の動作は同じであり、センス動作完了後、所定のタイミングでリードデータバスイコライズ指示信号/RDEQがHレベルとなり、読出データ線RDおよび/RDのプリチャージ/イコライズが完了する。この状態で列選択動作が行なわれ、選択列のセンスアンプデータに従って読出データ線RDおよび/RDの電位が変化する。再びプリアンプ活性化信号PAEが活性化され、プリアンプ回路56が増幅動作を行ない、ラッチ回路57のラッチデータQFnー1がQFnに変化する。この後、読出クロック信号CLKQの立上がりに従って、Dフリップフロップ58により、ラッチデータQFに従って、出力データQ(Qn)が出力される。

[0106]

ページモード時においても、プリアンプ回路56のプリアンプ動作完了後、所定のタイミングで、リードデータバスイコライズ指示信号/RDEQが非活性化されて、データバスプリチャージ/イコライズ回路55により再び読出データ線RDおよび/RDが電源電圧レベルにプリチャージされかつイコライズされる。

[0107]

データ書込時においては、ライトコマンド印加時において、書込クロック信号 CLKDが生成され、この書込クロック信号CLKDに従ってDフリップフロップ 60が、外部からのデータDに従って内部書込データを生成する。ライトドライバ62がこのDフリップフロップ60からの内部データに従って書込データ線 WDおよび/WDを駆動する。ライトドライバ62は、クロック信号と非同期であるため、書込動作時においては、書込データ線WDおよび/WDは、Dフリップフロップ60により、1クロックサイクル期間この状態を維持する。

[0108]

このデータパスにおいて、Dフリップフロップ58および60を配置し、内部クロック信号CLKQおよびCLKDに従ってデータ転送を行なうことにより、内部クロック信号CLKQおよびCLKDが、クロック信号CLKに従って生成されており、クロック信号CLKに同期してデータの転送を行なうことができる

[0109]

ページモード時においても、列系回路は、通常動作モードと同様に1クロック サイクルで列アクセス動作を完結する。行系回路が、ページモード時においては 、プリチャージ指示信号が与えられるまで新たな動作が停止される。

[0110]

図12は、図2に示すDRAM制御回路13の構成を概略的に示す図である。図12において、DRAM制御回路13は、クロック信号CLKに同期して外部からの動作指示信号RE、WE、REF、PMおよびPCを受け、内部動作指示信号intACT、intPM、intPC、intPM1、intRE、intWEを生成し、かつ外部からのアドレス信号A[16:0]に従って、内部行アドレス信号RA[12:0]および内部コラムアドレス信号CA[3:0]を生成するクロック同期型入力回路70を含む。

[0111]

このクロック同期型入力回路70は、コマンドデコード回路を含み、外部からの動作指示信号RE、WE、REF、PMおよびPCの状態をデコードし、クロック信号CLKの立上がりに同期してそのデコード結果を出力する。信号intACT(第1の内部動作指示信号)は、ロウ系活性化指示信号であり、リード動作指示信号RE、ライト動作指示信号WEおよびリフレッシュ動作指示信号REFのいずれかの活性化時、活性化されて、プリチャージ状態のロウ系回路(行系回路)を活性化し、行選択動作を駆動する。このロウ系活性指示化信号intACTが、第1の内部動作指示信号に対応する。

[0112]

信号intPMは、内部ページモード指示信号であり、ページモードが指定さ

れたことを示し、このサイクルにおけるロウ系回路の非活性化を禁止する。このページモード動作指示信号intPMが、第2の内部動作指示信号に対応する。

[0113]

信号intPCは、内部プリチャージ動作指示信号(ページ動作完了指示信号)であり、選択行を非選択状態へ駆動する、すなわち開いたページを閉じる動作を指定する。このプリチャージ動作指示信号intPCが、第3の内部動作指示信号に対応する。

[0114]

信号intPM1は、遅延ページモード指示信号であり、内部ページモード指示信号intPMを1クロックサイクル期間遅延した信号である。この遅延ページモード指示信号intPM1は、クロック信号CLKの立上がりエッジで内部ページモード指示信号intPMがHレベルであればHレベルに設定される。この遅延ページモード指示信号intPM1を利用して、ページモード動作時のコラム系回路の活性化を実行する。

[0115]

信号intREは、内部リード動作指示信号であり、リードコマンドの印加時活性化されてデータ読出を指示する。

[0116]

信号intWEは、内部ライト動作指示信号であり、ライトコマンドの印加時活性化されてデータの書込を指示する。

[0117]

クロック同期型入力回路70は、与えられたコマンドのデコードおよびクロック信号CLKの立上がりエッジでのデコード結果の出力を行なっており、これらの内部動作指示信号は、各クロックサイクルごとに更新される。

[0118]

行アドレス信号RA[12:0]は、行ブロックを特定するブロックアドレス信号を含み、4ビットの行アドレス信号により、16個の行ブロックから1つの行ブロックが指定され、また9ビットの行アドレス信号により512本のワード線のうちの1つのワード線が指定される。

[0119]

列アドレス信号CA[3:0]は、選択行ブロックに対して各アレイブロック ごとに、4個のセンスアンプを特定する。1つの行ブロックにおいて16個のア レイブロックが配置されており、合計64個のセンスアンプが選択され、応じて 64ビットのデータが転送される。

[0120]

DRAM制御回路13は、さらに、ロウ系活性化指示信号intACTの活性化に従ってロウ系トリガ信号RASTを所定期間活性化するロウ系トリガ信号発生回路71と、このロウ系トリガ信号RASTの活性化に従ってビット線分離タイミング信号BLIT、ワード線活性化タイミング信号RXTおよびセンス活性化タイミング信号SOTを所定のシーケンスで活性化するロウ系タイミング制御回路72と、センス活性化タイミング信号SOTの活性化に従ってノーマルモードプリチャージトリガ信号PCT1を生成するノーマル動作用プリチャージトリガ信号発生回路73と、内部プリチャージ動作指示信号intPCの活性化に従ってページモードプリチャージトリガ信号PCTpmを生成するページ動作用プリチャージトリガ信号発生回路74と、内部ページモード指示信号intPMに従ってノーマルモードプリチャージトリガ信号をPCT1とページモードプリチャージトリガ信号PCTmを生成するプリチャージトリガ切替回路75を含む。

[0121]

このプリチャージトリガ信号PCTmに従って、ロウ系タイミング制御回路72は、ビット線分離タイミング信号BLIT、ワード線活性化タイミング信号RXTおよびセンス活性化タイミング信号SOTを所定のシーケンスで非活性化する。ここで、ノーマル動作は、クロック信号CLKの1クロックサイクルで行および列選択動作が完結する動作を示す。

[0122]

プリチャージトリガ切替回路75は、内部ページモード指示信号intPMの活性化時、ページモードプリチャージトリガ信号PCTpmを選択し、内部ページモード指示信号intPMの非活性化時、ノーマルモードプリチャージトリガ

信号PCT1を選択する。このプリチャージトリガ切替回路75においてプリチャージタイミングを、動作モードに応じて選択的に設定することにより、ページモードでのデータアクセスサイクルにおいて、ロウ系活性化タイミング信号が非活性状態に駆動されるのを防止する。一方、ノーマル動作時においては、センス活性化タイミング信号SOTの活性化後所定のタイミングで、これらのロウ系タイミング信号BLIT、RXTおよびSOTを非活性化することより、1クロックサイクル内でロウ系回路の動作を完結する。以上の回路が、行選択に関連する行系回路の動作を制御する。

[0123]

DRAM制御回路13は、さらに、センス活性化タイミング信号SOTの活性化に従ってノーマル動作用コラムトリガ信号CAST1を生成するノーマル動作用コラム系トリガ信号発生回路77と、クロック同期型入力回路70からの遅延内部ページモード指示信号intPM1に従ってページモードコラム系トリガ信号CASTpmを生成するページ動作用コラム系トリガ信号発生回路76と、これらのコラム系トリガ信号CAST1およびCASTpmのいずれかの活性化に応答してイネーブルされ、内部リード動作指示信号intREの活性化時リードデータバスイコライズ指示信号/RDEQ、リードコラムデコーダイネーブル信号CDERおよびプリアンプ活性化信号PAEを所定のシーケンスで活性化および非活性化するコラム系リードタイミング制御回路78と、コラム系トリガ信号CAST1およびCASTpmのいずれかの活性化に応答してイネーブルされ、内部動作指示信号intWEの活性化時ライトコラムデコーダイネーブル信号CDEWを所定のタイミングで活性化しかつ非活性化するライト系リードタイミング制御回路79を含む。これらの回路により、列系回路の動作が制御される。

[0124]

ノーマル動作用コラム系トリガ信号発生回路77は、センス活性化タイミング信号S0Tの活性化に応答してワンショットパルスの形態でノーマルモードコラム系トリガ信号CAST1を生成する。したがって、ページモードが設定されている場合には、センス活性化タイミング信号S0Tは活性状態にあるため、ノーマルモードコラム系トリガ信号CAST1は生成されない。一方、ページモード

コラム系トリガ信号CASTpmは、遅延内部ページモード指示信号intPM 1の活性化に応答して活性化される。この遅延内部ページモード指示信号int PM1は、内部ページモード指示信号intPMを1クロックサイクル遅延して生成される。内部ページモード指示信号intPMは、外部からのページモード動作指示信号PMの活性化に従って活性化される。したがって、ページモード時においては、ページモードが最初に設定されたクロックサイクルにおいてはノーマル動作用コラム系トリガ信号CST1に従って列系回路の活性/非活性が行なわれ、以後のクロックサイクルにおけるページモード動作時においては、ページモード動作用コラム系トリガ信号CSTpmに従って、列系回路の動作を制御するタイミング制御回路78および79の活性/非活性が制御される。

[0125]

列系回路の動作活性化トリガ信号を、通常動作モード時とページモード時とで 切替えることにより、ページモード動作時、ページを開いた状態で、データアク セスを各クロックサイクルにおいて外部からの列アドレス信号に従って行なうことができる。

[0126]

図13は、図12に示すクロック同期型入力回路70の構成の一例を概略的に示す図である。図13において、クロック同期型入力回路70は、リフレッシュ動作指示信号REFとリード動作指示信号REとライト動作指示信号WEと内部ページモード指示信号intPMを受ける複合ゲート80と、クロック信号CLKの立上がりに同期してこの複合ゲート80の出力信号を取込みかつロウ系活性化信号intACTとして出力するDフリップフロップ81と、ページモード動作指示信号PMとページクローズ指示信号PCと内部ページモード指示信号intPMとを受ける複合ゲート82と、複合ゲート82の出力信号をクロック信号CLKの立上がりに同期して取込みかつ内部ページモード指示信号intPMとして出力するDフリップフロップ83と、ページクローズ指示信号PCをクロック信号CLKの立上がりに同期して取込みかつ内部プリチャージ指示信号intPCとして出力するDフリップフロップ84と、リフレッシュ動作指示信号REFをカウントしてリフレッシュアドレスQA[12:0]を生成するリフレッシ

ュアドレス発生回路 8 5 と、リフレッシュ動作指示信号REFに従って外部からのアドレス信号A [12:0] とリフレッシュアドレス信号QA [12:0] の一方を選択するマルチプレクサ 8 6 と、マルチプレクサ 8 6 の出力信号と内部ロウアドレス信号RA [12:0] の一方を内部ページモード指示信号 int PMに従って選択するマルチプレクサ 8 7 と、マルチプレクサ 8 7 の出力信号をクロック信号C L K の立上がりに同期して取込みかつ内部ロウアドレス信号RA [12:0] として出力するDフリップフロップ 8 8 とを含む。

[0127]

複合ゲート80は、リフレッシュ動作指示信号REF、リード動作指示信号REおよびライト動作指示信号WEを受けるOR回路と、内部ページモード指示信号intPMとOR回路の出力信号を受けるゲート回路とを等価的に含む。このゲート回路は、内部ページモード指示信号intPMがLレベルのときにバッファ回路として動作し、内部ページモード指示信号intPMがHレベルのときには、その出力をLレベルに固定する。この複合ゲート80は、ページモードが指定されたときには、外部からの動作指示信号の取りこみを禁止する。

[0128]

複合ゲート82は、ページモード動作指示信号PMと内部ページモード指示信号intPMとを受けるOR回路と、OR回路の出力信号とページクローズ指示信号PCとを受けるゲート回路とを等価的に含む。このゲート回路は、ページクローズ指示信号PCがLレベルのときにはバッファ回路として動作して、OR回路が出力信号を伝達し、ページクローズ指示信号PCがHレベルのときにはその出力をLレベルに固定する。

[0129]

Dフリップフロップ81、83、84および88は、クロック信号CLKの立上がりエッジで与えられた信号を取込みかつ出力する通常のDフリップフロップで構成されてもよい。これに代えて、これらのDフリップフロップ81、83、84および88は、クロック信号CLKがLレベルのときに入力Dに与えられた信号を取込み、クロック信号CLKの立上がりに同期して取込んだ信号を出力する2段のラッチ回路で構成されてもよい。

[0130]

マルチプレクサ86は、リフレッシュ動作指示信号REFの活性化時リフレッシュアドレス発生回路80からのリフレッシュアドレス信号QA[12:0]を選択し、リフレッシュ動作指示信号REFの非活性化時外部からのアドレス信号A[12:0]を選択する。マルチプレクサ87は、内部ページモード指示信号intPMの活性化時内部ロウアドレス信号RA[12:0]を選択し、内部ページモード指示信号intPMの非活性化時、マルチプレクサ86の出力アドレス信号を選択する。したがって、ページモードが指定された次のサイクルにおいては、Dフリップフロップ88にラッチされた選択ページを指定するアドレスが連続して出力される。

[0131]

クロック同期型入力回路70は、さらに、クロック信号CLKの立上がりに同期して外部からのアドレス信号A [16:13]を取込みかつ列アドレス信号CA[3:0]として出力するDフリップフロップ90と、クロック信号CLKの立上がりエッジに同期してリード動作指示信号REを取込み内部リード動作指示信号intREとして出力するDフリップフロップ91と、クロック信号CLKの立上がりエッジで、内部ページモード指示信号intPMを取りこみ、遅延ページモード信号intPM1として出力するDフリップフロップ92と、クロック信号CLKの立上がりエッジに同期して外部からのライト動作指示信号WEを取込み内部書込動作信号intWEとして出力するDフリップフロップ93を含む。これらのDフリップフロップ90-93の出力信号は、クロック信号CLKの立上がりエッジに同期して更新される。

[0132]

Dフリップフロップ92からの遅延ページモード指示信号intPM1は、Dフリップフロップ92がクロック信号CLKの立上りエッジで入力Dに与えられた信号を取り込んで出力するため、内部ページモード指示信号intPMを1クロックサイクル遅延した信号となる。

[0133]

図14は、図13に示すクロック同期型入力回路の動作を示すタイミング図で

ある。以下、図14を参照して、この図13に示すクロック同期型入力回路の動作について説明する。

[0134]

クロックサイクル#1において、リードコマンドREが設定される。このリードコマンドREの設定時、リード動作指示信号REがHレベルであり、ページモード動作指示信号PMおよびページクローズ指示信号PCはLレベルである。またリード動作指示信号REがHレベル、ライト動作指示信号Lレベルである。したがって、複合ゲート80の出力信号が、このリード動作指示信号REのHレベルに従ってHレベルとなり(内部ページモード指示信号intPMはLレベル)、応じてクロック信号CLKの立上がりエッジに同期して、ロウ系活性化信号intACTがHレベルに立上がる。

$\{0135\}$

内部ページモード指示信号intPMおよび内部プリチャージ指示信号intPCが、ページ動作指示信号およびページクローズ動作指示信号PMおよびPCがそれぞれLレベルであり、Lレベルを維持する。内部リード動作指示信号intREが、リード動作指示信号REがHレベルであるため、クロック信号CLKの立上がりエッジに同期してHレベルとなる。クロック信号CLKの立上りに同期して、外部からのアドレス信号A[16:0]に従って、内部行アドレス信号RA[12:0]およびコラムアドレス信号CA[3:0]が生成され、内部で行および列の選択が行なわれて、データの読出が実行される。このクロックサイクル#1において、行選択および列選択動作が完結する。

[0136]

クロックサイクル#2においてライトコマンドWEが与えられる。このライトコマンド印加時においても、複合ゲート80の出力信号は、ライト動作指示信号WEの活性化に従ってHレベルとなるため、ロウ系活性化信号intACTは、Hレベルを維持する。ページモード動作指示信号PMおよびページクローズ指示信号PCがLレベルであるため、クロックサイクル#2においても、Dフリップフロップ83および84からの内部ページモード指示信号intPMおよび内部プリチャージ指示信号intPCはともにLレベルを維持する。

[0137]

リード動作指示信号REはLレベルであるため、このクロックサイクル#2においては、Dフリップフロップ91からの内部リード動作指示信号intREはLレベルとなり、一方、Dフリップフロップ93からの内部ライト動作指示信号intWEがクロック信号CLKの立上がりエッジに同期してHレベルとなる。この状態において、クロックサイクル#2において外部から与えられたアドレス信号RAbおよびCAbに従ってメモリセル選択が行なわれ、データの書込が行なわれる。

[0138]

クロックサイクル#3において、ページモードリードコマンドREPMが与えられる。このクロックサイクル#3において、ページモード動作指示信号PMの活性化に従って、クロック信号CLKの立上がりエッジに同期して内部ページモード指示信号intPMがHレベルとなる。また、Dフリップフロップ91からの内部リード動作指示信号intREが、リード動作指示信号REの活性化に従ってクロック信号CLKの立上がりに同期してHレベルとなる。ライト動作指示信号intWEは、ライト動作指示信号WEがLレベルであるため、クロックサイクル#3においてはLレベルとなる。このクロックサイクル#3においては、再び外部からのアドレス信号に従ってDフリップフロップ88および90から生成される内部アドレス信号RAcおよびCAcに従って行および列選択動作が行なわれ、データの読出が行なわれる。

[0139]

ページモードが指定されているため、内部ページモード指示信号intPMに従って、行系回路のリセットは行なわれず、選択行(ページ)は選択状態を維持する。図12に示すセンス活性化タイミング信号SOTは、活性状態を維持する。列系回路はリセットされる。

[0140]

遅延ページモード指示信号intPM1は、クロックサイクル#3においてクロック信号CLKの立上がりにおいては、内部ページモード指示信号intPMはLレベルであるため、クロックサイクル#3においてはLレベルを維持する。

[0141]

クロックサイクル#4において、再び、ページモードリードコマンドREPMが与えられる。このページモードリードコマンドREPMに従って、クロックサイクル#4においても、ロウ系活性化信号intACTはHレベルを維持し、また、内部ページモード指示信号intPMもHレベルを維持する。また、内部リード動作指示信号intREがリード動作指示信号REに従って、Hレベルを維持する。ページアドレスは、図12に示すマルチプレクサ87が、前サイクルのアドレスを選択しており、このサイクル#4においてもアドレスRAcとなる。列アドレス信号は、外部からのアドレス信号A[16:3]に従ってCAdとなる。

[0142]

遅延ページモード指示信号intPM1は、クロックサイクル#3における内部ページモード指示信号intPMに従ってクロック信号CLKの立上がりに同期してHレベルとなる。

[0143]

クロックサイクル#4においては、クロックサイクル#3から連続してセンスアンプ活性化信号SOTが活性状態に維持されており、図12に示すノーマルモードコラム系トリガ信号CAST1は活性化されない。遅延内部ページモード指示信号intPM1を活性化することにより、図12に示すページ動作用コラム系トリガ信号発生回路76からのページモードコラム系トリガ信号CASTpmがクロック信号CLKに従って所定のタイミングで活性化され、内部リード動作指示信号intREに従って読出列選択動作が行なわれ、データの読出が行なわれる。

[0144]

クロックサイクル#5においてプリチャージコマンドPCが与えられる。プリチャージコマンドPCが与えられる場合には、プリチャージ動作指示信号PCがHレベルであり、残りの動作指示信号RE、WE、REF、PMはすべてLレベルである。このクロックサイクル#5においては、したがって、複合ゲート82の出力信号がLレベルとなり、クロック信号CLKの立上がりに同期して、内部

ページモード指示信号intPMがLレベルなる。

[0145]

内部プリチャージ指示信号intPCがプリチャージ動作指示信号PCに従ってクロック信号CLKの立上がりに同期して1クロックサイクル期間Hレベルとなる。遅延ページモード指示信号intPM1は、クロックサイクル#4の内部ページモード指示信号intPMに従って1クロックサイクル期間Hレベルとなる。しかしながら、リード動作指示信号REおよびライト動作指示信号WEはともにLレベルであるため、内部リード動作指示信号intREおよび内部ライト動作指示信号intWEは、活性化されない。したがって、クロックサイクル#5においては、コラム系のトリガ信号が生成されても、列選択動作は行なわれず、選択行のプリチャージ動作のみが実行される。

[0146]

クロックサイクル#6においてリフレッシュコマンドREFが与えられる。このリフレッシュコマンドREFに従って、複合ゲート80の出力信号がHレベルとなり、応じて、再びDフリップフロップ81からの内部ロウ系活性化信号intACTが1クロックサイクル期間Hレベルとなる。このリフレッシュ動作指示信号REFに従ってマルチプレクサ86が、リフレッシュアドレス発生回路80からのリフレッシュアドレス信号QA[12:0]を選択する。内部ページモード指示信号intPMは、既にLレベルであるため、マルチプレクサ87が、マルチプレクサ86の出力信号を選択するため、Dフリップフロップ88から、クロック信号CLKの立上がりに同期して、リフレッシュアドレス信号QAaが出力される。

[0147]

このリフレッシュアドレス信号QAaが、内部ロウアドレス信号として用いられて、行選択動作が行なわれる。このリフレッシュ動作時においては、リード動作指示信号REおよびライト動作指示信号WEはともにLレベルである。したがってこのリフレッシュ動作時において列選択動作は行なわれない。この場合、内部でリフレッシュ動作指示信号を生成して、列系回路の動作を禁止する構成が用いられても良い。内部リフレッシュ動作指示信号に従って、コラム系トリガ信号

CAST1およびCASTpmを非活性状態に維持することにより、リフレッシュ時の列系回路の動作は禁止することが出来る。

[0148]

この図13に示すように、各クロックサイクルにおいてクロック信号CLKの立上がりに同期して、内部動作モード指示信号の状態が、外部からの信号に従って設定される。ページモード動作時においては、マルチプレクサ87が先のサイクルに与えられたロウアドレス信号RA[12:0]を選択するため、ページ動作モード期間中、同一行アドレスが外部アドレスにかかわらず持続的に与えられる。これにより、ロウデコーダがスタティックにデコード動作を行なう構成であっても、正確にページモード時、同一行アドレスに従って同一ページ、すなわち同一ワード線を選択状態に維持することができる。

[0149]

図15は、図12に示すロウ系トリガ信号発生回路71の構成の一例を示す図である。図15において、ロウ系トリガ信号発生回路71は、内部ロウ系活性化信号intACTとクロック信号CLKとを受けてロウ系トリガ信号RASTを生成するAND回路71aを含む。AND回路71aを利用することにより、ロウ系トリガ信号RASTを、クロック信号CLKの立上がりに同期して活性化させることができる。

[0150]

図16は、図15に示すロウ系トリガ信号発生回路71の動作を示すタイミング図である。以下、図16を参照して、この図15に示すロウ系トリガ信号発生回路71の動作について簡単に説明する。

[0151]

内部ロウ系活性化信号intACTは、図13に示すように、Dフリップフロップ81から生成されており、1クロックサイクル期間活性状態に維持される。したがって、ロウ系トリガ信号RASTは、このクロック信号CLKがHレベルの期間Hレベルとなる。

[0152]

ページモード動作が設定された場合、そのページモードの最初のサイクルにお

いて、内部ロウ系活性化信号intACTはHレベルを維持する。応じて、ロウ系トリガ信号RASTは、クロック信号CLKの立上がりに同期して半クロックサイクル期間Hレベルとなる。次のサイクルからは、内部ページモード指示信号intPMがHレベルに設定されているため、内部ロウ系活性化信号intACTは、Lレベルに維持され、応じて、ロウ系トリガ信号RASTもLレベルを維持し、新たな行選択動作は、禁止される。後に詳細に説明ように、図12に示すロウ系タイミング制御回路72においては、ページモードが設定されている場合には、リセットは行なわれないため、ロウ系トリガ信号RASTがLレベルに固定されても、行系回路の状態は変化しない。選択ページは、開いた状態を維持する。

[0153]

図17は、図12に示すノーマル動作用プリチャージトリガ信号発生回路73、ページ動作用プリチャージトリガ信号発生回路74およびプリチャージトリガ 切替回路75の構成の一例を示す図である。図17において、ノーマル動作用プリチャージトリガ信号発生回路73は、センス活性化タイミング信号S0Tを所 定時間 Δt7遅延する遅延回路73aと、遅延回路73aの出力信号とセンス活性化タイミング信号S0Tを受けてノーマルプリチャージトリガ信号PCT1を生成するゲート回路73bを含む。

[0154]

ゲート回路 7 3 b は、遅延回路 7 3 a の出力信号が L レベルでありかつセンス 活性化タイミング信号 S O T が H レベルのときに、ノーマルモードプリチャージトリガ信号 P C T 1 を H レベルへ駆動する。したがって、このノーマル動作用プリチャージトリガ信号発生回路 7 3 は、センス活性化タイミング信号 S O T の活性化に従って遅延時間 Δ t 7 の間 H レベルとなる ワンショットパルス信号をノーマル動作用プリチャージトリガ P C T 1 として生成する。

[0155]

ページ動作用プリチャージトリガ信号発生回路 74 は、内部プリチャージ指示信号 i n t PCを所定時間 Δ t 9 遅延する遅延回路 74 a と、遅延回路 74 a の 出力信号と内部プリチャージ指示信号 i n t PCを受けるゲート回路 74 b と、

ゲート回路 74 b の出力信号を所定時間 Δ t 10 遅延してページモードプリチャージトリガ信号 P C T p m を生成する遅延回路 74 c を含む。

[0156]

遅延回路74aおよびゲート回路74bにより、内部プリチャージ指示信号intPCの立上がりに応答してワンショットのパルスを発生するワンショットパルス発生回路が構成される。このワンショットパルスのHレベル期間は、遅延回路74aの有する遅延時間△t9により決定される。遅延回路74cは、センスアンプ活性化タイミング信号SOTの活性化までに要する時間と同程度の遅延時間を有する。通常動作時とページモード動作時において、ほぼ同じタイミングで行系回路を非活性化することにより、ページモード動作の最後のサイクルにおいてプリチャージ動作およびデータアクセス動作を共に指定するオートプリチャージコマンドを与えて、列選択動作後内部を、通常動作モード時と同様に、確実にプリチャージ状態に復帰させることができる。

[0157]

プリチャージトリガ切替回路75は、等価的に、プリチャージトリガ信号PCT1およびPCTpmを受けるORゲート75aと、ORゲート75aの出力信号と内部ページモード指示信号intPMを受ける論理ゲート75bを含む。これらのゲート75aおよび75bは複合ゲートに構成される。

[0158]

このプリチャージトリガ切替回路75は、内部ページモード指示信号intPMがHレベルのときには、プリチャージトリガ信号PCTmをLレベルに固定し、ロウ系回路のプリチャージ(リセット)を禁止する。一方、内部ページモード指示信号intPMがLレベルのときには、プリチャージトリガ信号PCT1およびPCTpmに従ってプリチャージトリガ信号PCTmが生成される。ページモード時においては、最初のサイクルを除いてセンス活性化タイミング信号SOTはHレベルを維持し、ノーマルモードプリチャージトリガ信号PCT1はLレベルに固定される。したがって、ページモード解除時に、ページモードプリチャージトリガ信号PCTmを生成する

[0159]

図18は、この図17に示す回路の動作を示すタイミング図である。以下、図18を参照して、この図17に示すロウ系プリチャージ回路図の動作について説明する。プリチャージコマンドが与えられた内部プリチャージ指示信号intPCがHレベルに立上がると、内部ページモード指示信号intPMはLレベルに立下がる。この内部プリチャージ指示信号intPCの立上がりにおいて、遅延時間Δ t 1 0 経過後、時間幅Δ t 9 を有するパルス信号が生成され、ページモードプリチャージトリガ信号PCTpmが生成される。この内部ページモード指示信号intPMがLレベルであるため、このページモードプリチャージトリガ信号PCTpmに従って、プリチャージトリガ切替回路75は、プリチャージトリガ信号PCTmに従って所定時間経過後、センス活性化タイミング信号SOTが非活性状態へ駆動される。

[0160]

通常の1クロックサイクルで行および列選択動作が完結する動作が行なわれる場合、内部プリチャージ指示信号intPCおよび内部ページモード指示信号intPMはともにLレベルである。この場合、図15に示すロウ系トリガ信号発生回路71からのロウ系トリガ信号RASTに従ってロウ系回路が活性化され、所定のタイミングでセンス活性化タイミング信号SOTが活性化される。このセンス活性化タイミング信号SOTが活性化される。このセンス活性化タイミング信号SOTの活性化に従って、ノーマル動作用プリチャージトリガ信号発生回路73がワンショットパルスの形態で、ノーマルモードプリチャージトリガ信号PCT1を生成する。したがって、プリチャージトリガ切替回路75は、このノーマルモードプリチャージトリガ信号PCT1に従ってプリチャージトリガ信号PCT1に従ってプリチャージトリガ信号PCT1に従ってプリチャージトリガ信号PCTが非活性化される。

$\{0161\}$

ページモードが指定され、内部ページモード指示信号intPMがHレベルに 設定されると、そのサイクルにおいては、センス活性化タイミング信号SOTが 所定のタイミングで活性状態へ駆動される。このセンス活性化タイミング信号S OTの活性化に従って、ノーマル動作用プリチャージトリガ信号発生回路73が 、ノーマルモードプリチャージトリガ信号PCT1を発生する。しかしながら、 内部ページモード指示信号intPMが、Hレベルであるため、プリチャージト リガ切替回路75からのプリチャージトリガ信号PCTmは、Lレベルに固定さ れる。

[0162]

したがって、ページモード解除時には、内部プリチャージ指示信号intPCにより生成されるページモードプリチャージトリガ信号PCTpmに従ってプリチャージトリガ信号PCTmを生成し、ノーマル動作時には、センス活性化タイミング信号SOTに従って生成されるノーマルモードプリチャージトリガ信号PCTnを生成する。

[0163]

図19は、図12に示すロウ系タイミング制御回路72およびノーマル動作用コラム系トリガ信号発生回路77の構成の一例を示す図である。図19において、ロウ系タイミング制御回路72は、ロウ系トリガ信号RASTを所定時間Δt1遅延する遅延回路72aと、遅延回路72aの出力信号の立上がりに応答してセットされるセット/リセットフリップフロップ72bと、セット/リセットフリップフロップ72bの出力信号を所定時間Δt2遅延する遅延回路72cと、遅延回路72cの出力信号の立上がりに応答してセットされるセット/リセットフリップフロップ72dと、セット/リセットフリップフロップ72dの出力信号を所定時間Δt3遅延する遅延回路72eと、遅延回路72eの出力信号の立上がりに応答してセットされるセット/リセットフリップフロップ72fを含む。

[0164]

セット/リセットフリップフロップ72b、72dおよび72fは、相補の出力Qおよび/Qを有し、セット時出力Qからの信号がHレベルとなり、リセット時補の出力/Qからの信号がHレベルとなる。

[0165]

ロウ系タイミング制御回路72は、さらに、プリチャージトリガ信号PCTm を所定時間Δt4遅延してセット/リセットフリップフロップ72bのリセット 入力Rへ与える遅延回路72gと、セット/リセットフリップフロップ72bの補の出力/Qからの出力信号を所定時間 Δ t5遅延し、その出力信号をセット/リセットフリップフロップ72dのリセット入力Rへ与える遅延回路72hと、セット/リセットフリップフロップ72dの補の出力/Qからの出力信号を所定時間 Δ t6遅延し、その出力信号をセット/リセットフリップフロップ72fのリセット入力Rへ与える遅延回路72iを含む。

[0166]

したがって、セット/リセットフリップフロップ72b、72dおよび72fは、ロウ系トリガ信号RASTが活性化されると、それぞれ所定の時間経過後にセットされ、かつプリチャージトリガ信号PCTmが与えられると、所定の遅延時間経過後に順次リセットされる。

[0167]

ロウ系タイミング制御回路72は、さらに、セット/リセットフリップフロップ72bおよび72fの出力信号を受けてビット線分離タイミング信号BLITを生成するOR回路72jと、セット/リセットフリップフロップ72bおよび72dの出力Qからの出力信号を受けてワード線活性化タイミング信号RXTを生成するAND回路72kと、セット/リセットフリップフロップ72dおよび72fのそれぞれの出力Qからの出力信号を受けてセンス活性化タイミング信号SOTを生成するAND回路721を含む。

[0168]

ビット線分離タイミング信号BLITは、セット/リセットフリップフロップ72bおよび72fの少なくとも一方がセット状態のときにHレベルの活性状態に設定されて、ビット線分離ゲートを非導通状態に設定する。ワード線駆動タイミング信号RXTは、セット/リセットフリップフロップ72bおよび72dがともにセット状態のときに活性化され、アドレス指定されたワード線を選択状態に駆動し、かつ活性状態の間選択ワード線を選択状態に維持する。センス活性化タイミング信号SOTは、セット/リセットフリップフロップ72dおよび72fがともにセット状態のときに活性化されて、選択されたセンスアンプ帯のセンスアンプを活性状態に駆動しかつ活性状態の間センスアンプを活性状態に駆動し

る。

[0169]

ノーマル動作用コラム系トリガ信号発生回路77は、センス活性化タイミング信号SOTを所定時間 Δ t 8遅延する遅延回路77aと、遅延回路77aの出力信号とセンス活性化タイミング信号SOTとを受けてノーマルモードコラム系トリガ信号CAST1を生成するゲート回路77bを含む。ゲート回路77bは、センス活性化タイミング信号SOTがHレベルであり、かつ遅延回路77aの出力信号がLレベルのときに、ノーマルモードコラム系トリガ信号CAST1をHレベルに設定する。このノーマル動作用コラム系トリガ信号発生回路77は、したがって、センス活性化タイミング信号SOTの活性化(立上がり)に応答してパルス幅 Δ t 8のワンショットパルスを発生する。

[0170]

図20は、図19に示す回路の動作を示すタイミング図である。以下、図20 を参照して、図19に示すロウ系タイミング制御回路72およびノーマル動作用 コラム系トリガ信号発生回路77の動作について説明する。

[0171]

ロウ系トリガ信号RASTが活性化されると、遅延回路72aの有する遅延時間 Δ t 1 経過後にセット/リセットフリップフロップ72bがセットされ、応じてOR回路72jからのビット線分離タイミング信号BLITがHレベルに駆動される。セット/リセットフリップフロップ72bがセットされてから、遅延回路72cの有する遅延時間 Δ t 2 経過後、セット/リセットフリップフロップ72dがセットされ、AND回路72kからのワード線活性化タイミング信号RXTがHレベル(活性状態)へ駆動される。セット/リセットフリップフロップ72dがセットされてから、遅延回路72eの有する遅延時間 Δ t 3の経過後、セット/リセットフリップフロップ72dがセットされてから、遅延回路72gの有する遅延時間 Δ t 3の経過後、セット/リセットフリップフロップ72fがセットされ、センス活性化タイミング信号SOTが活性化される。

[0172]

このセンス活性化タイミング信号SOTの活性化に応答して、ノーマル動作用 コラム系トリガ信号発生回路77から、ワンショットパルスの形態で、ノーマル モードコラム系トリガ信号 CAST1 が活性化される。

[0173]

通常動作モード時においては、図17に示すように、センス活性化タイミング信号SOTの活性化に応答して、プリチャージトリガ信号PCTmが、活性化される。

[0174]

このプリチャージトリガ信号PCTmが活性化されると、遅延回路72gの有する遅延時間 Δ t4の経過後、セット/リセットフリップフロップ72bがリセットされる。まだ、セット/リセットフリップフロップ72fはセット状態にあるため、ビット線分離タイミング信号BLITは、Hレベルの活性状態を維持する。セット/リセットフリップフロップ72bがリセットされてから、遅延回路72hの有する遅延時間 Δ t5が経過すると、セット/リセットフリップフロップ72dがリセットされ、応じてAND回路72kからのワード線活性化タイミング信号RXTがLレベルに立下がる。すなわち、ワード線活性化タイミング信号RXTは、プリチャージトリガ信号PCTmが与えられてから時間 Δ t4+ Δ t5経過後に非活性化される。

[0175]

セット/リセットフリップフロップ72dのリセット後、遅延回路72iの有する遅延時間Δt6経過後セット/リセットフリップフロップ72fがリセットされ、応じてAND回路721からのセンス活性化タイミング信号SOTが非活性化される。このセット/リセットフリップフロップ72fのリセットに応答して、OR回路72jからのビット線分離タイミング信号BLITがLレベルとなり、非導通状態のビット線分離ゲートが導通状態に設定される。

[0176]

遅延回路を用いてセット/リセットフリップフロップを順次セット/リセット することにより、所定のシーケンスで正確に行系制御信号を活性/非活性化する ことができる。

[0177]

なお、ページモード動作時、プリチャージコマンドが印加された場合には、そ

のプリチャージコマンドに従ってプリチャージトリガ信号PCTmが活性化される。この場合のビット線分離タイミング信号BLIT、ワード線活性化タイミング信号RXTおよびセンスアンプ活性化タイミング信号SOTの非活性化シーケンスは、図20に示す非活性化シーケンスと同じである。ページモード動作時においては、図17に示すように、プリチャージトリガ信号PCTmは非活性状態に維持されるため、セット/リセットフリップフロップ72b、72dおよび72fはセット状態を維持する。従って、選択ワード線は選択状態を維持し、また、センスアンプは活性状態を維持する。すなわち、開かれたページが、オープン状態を維持する。

[0178]

図21は、図12に示すDRAM制御回路13の動作を示すタイミング図である。以下、図21を参照して、図12、図13、図15、図17および図19を 参照して、そのDRAM制御回路のロウ系回路制御動作について説明する。

[0179]

まずページモードリードコマンドREPMが与えられると、図13に示すDフリップフロップ81からのロウ系活性化信号intACTが活性化され、応じて図15に示すロウ系トリガ信号発生回路71から半クロックサイクル期間ロウ系トリガ信号RASTがHレベルとなる。このロウ系トリガ信号RASTの活性化に応答して、図19に示すロウ系タイミング制御回路72において、ビット線分離タイミング信号BLIT、ワード線活性化タイミング信号RXTおよびセンス活性化タイミング信号SOTがそれぞれ所定のタイミングで活性化される。

.[0180]

ビット線分離タイミング信号BLITの活性化に応答して、ビット線イコライズ指示信号BLEQがLレベルとなり、選択行ブロックに対するセンスアンプ帯でのビット線イコライズ動作が完了する。また、このビット線分離タイミング信号BLITの活性化に従って、非選択メモリアレイブロックに対するビット線分離指示信号/BLIUがLレベルに立下がり、一方、ビット線分離指示信号/BLILはHレベルを維持する(図7参照)。ワード線活性化タイミング信号RXTの活性化に応答して選択ワード線WLが選択状態へ駆動される。これにより、

ビット線BLLおよび/BLLに、メモリセルデータが読出される。

[0181]

次いで、センス活性化タイミング信号SOTの活性化に応答してセンスアンプ 活性化信号/SOPおよびSONがそれぞれ活性化される。

[0182]

センス活性化タイミング信号SOTが活性化されると、図17に示すノーマル動作用プリチャージトリガ信号発生回路73からのノーマルモードプリチャージ指示信号PCT1が所定期間活性状態となる。このとき、図17に示すように、ページモードが指定されており内部ページ動作指示信号intPMがHレベルであるため、プリチャージトリガ切替回路75からのプリチャージトリガ信号PCTmは非活性状態を維持する。したがって、図19に示すようにロウ系タイミング制御回路72における各フリップフロップはセット状態を維持する。

[0183]

次のクロックサイクルにおいて再びページモードリードコマンドREPMが与えられる。この場合、図13に示すように、先のサイクルにおいて与えられたページモードリードコマンドにより、内部ページモード指示信号intPMはHレベルであるため、図13に示す複合ゲート80がその出力信号をLレベルに固定しており、クロック信号CLKの立上がり時において、Dフリップフロップ81がラッチ状態となっても、ロウ系活性化指示信号intACTはLレベルの非活性状態を維持し、応じてロウ系トリガ信号RASTはLレベルを維持する。したがって、ロウ系タイミング制御回路72は、この2回目のページモードリードコマンドREPMの印加時においては、セット状態を維持し、行系回路の状態は変化しない。

[0184]

次のサイクルで、プリチャージコマンドPCが与えられると、図13に示すDフリップフロップ84からの内部プリチャージ指示信号intPCがHレベルに設定される。応じて、図17に示すページ動作用プリチャージトリガ信号発生回路74から、所定時間経過後に、ページモードプリチャージ指示信号PCTpmが発生され、プリチャージトリガ切替回路75が、このページモードプリチャー

ジトリガ信号PCTpmに従ってプリチャージトリガ信号PCTmを活性化する。このプリチャージトリガ信号PCTmに従ってロウ系タイミング制御回路72は、図19に示すように、順次所定のシーケンスでビット線分離タイミング信号BLIT、ワード線活性化タイミング信号RXTおよびセンス活性化タイミング信号SOTを非活性化する。

[0185]

センス活性化タイミング信号SOTが非活性化されると、応じてセンスアンプ活性化信号/SOPおよびSONが非活性化される。ワード線活性化タイミング信号RXTの非活性化に従って選択ワード線WLが非選択状態へ駆動される。この後、ビット線分離タイミング信号BLITが非活性化され、ビット線分離指示信号/BLIUがHレベルとなり、またビット線イコライズ指示信号BLEQがHレベルとなり、ビット線BLLおよび/BLLのプリチャージおよびイコライズが行なわれる。

[0186]

1クロックサイクルで行選択動作および列選択動作が完結する通常動作モード時においては、この図21に示す動作タイミング図において、プリチャージコマンドPC印加時に生成されるページモードプリチャージトリガ信号PCTpmに代えてノーマルモードプリチャージトリガ信号PCT1に従ってプリチャージトリガ信号PCTmが生成されて、ロウ系タイミング制御回路72のリセットが行なわれる。

[0187]

したがって、このページモード指定時、ロウ系タイミング制御回路72において、そのリセットをプリチャージコマンドが与えられるまで禁止することにより、内部で、行を選択状態に維持して、開いたページに対し連続的に列アクセスを 行なうことができる。

[0188]

図22は、図12に示すページ動作用コラム系トリガ信号発生回路76の構成の一例を示す図である。図22において、ページ動作用コラム系トリガ信号発生回路76は、クロック信号CLKを所定時間Δt17遅延する遅延回路76aと

、遅延回路76aの出力信号とクロック信号CLKと遅延内部ページモード指示信号intPM1を受けるゲート回路76bと、ゲート回路76bの出力信号を所定時間 $\Delta t 18$ 遅延してページモードコラム系トリガ信号CASTpmを生成する遅延回路76cを含む。

[0189]

ゲート回路76bは、遅延回路76aの出力信号がLレベルでありかつクロック信号CLKおよび遅延内部ページモード指示信号intPM1がともにHレベルのときにHレベルの信号を出力する。次に、この図22に示すページ動作用コラム系トリガ信号発生回路76の動作を、図23に示すタイミング図を参照して説明する。

[0190]

ページモードが指定されたとき、内部ページモード指示信号intPMが、ページモードが指定されている期間Hレベルに維持される。図23においては、2クロックサイクル期間、ページモードが指定され、応じて内部ページモード指示信号intPMがHレベルに維持される。

[0191]

遅延ページモード指示信号intPM1は、図13に示すように、この内部ページモード指示信号intPMを1クロックサイクル期間遅延して生成される。したがって、ページモードが指定されたクロックサイクルにおいては、この遅延ページモード動作指示信号intPM1はLレベルであるため、ページモードコラム系トリガ信号CSTpmはLレベルを維持する。

[0192]

次のクロックサイクルにおいて、遅延内部ページモード指示信号intPM1がHレベルに立上がる。応じて、クロック信号CLKの立上がりに応答して、ゲート回路76bの出力信号がHレベルとなる。このゲート回路76bの出力信号は、遅延回路76aの有する遅延時間Δt17のHレベル期間を有する。遅延回路76cが、ゲート回路76bの出力信号を時間Δt18遅延して出力する。遅延回距76bを利用することにより、内部での列系回路の動作タイミングを通常動作モードとページモードとで同じとし、データの書込/読出マージンをページ

モード時においても保証する。

[0193]

ページモード指示信号intPMがLレベルに立下がっても、次のクロックサイクルにおいては、遅延内部ページモード指示信号intPM1はHレベルを維持する。したがって、このページモード動作解除時において、ページ動作用コラム系トリガ信号発生回路76から、ページモードコラム系トリガ信号CASTpmが発生される。プリチャージコマンドの印加によるページモード動作解除においては、プリチャージ動作が実行される。リードコマンドまたはライトコマンドは与えられない場合には、特に列系回路動作は動作しないため、特に問題は生じない。

[0194]

また、オートプリチャージコマンドの印加時においては、そのサイクルにおいて内部ページモード指示信号intPMがLレベルに設定される。リードコマンドおよびライトコマンドに従って列系回路が動作する。このサイクルにおいては、センス活性化タイミング信号SOTがHレベルにあるため、ノーマルモードコラム系トリガ信号CAST1は非活性状態に維持される。この列系回路の活性化のトリガ信号として、遅延内部ページモード指示信号intPM1に従って生成されるコラム系トリガ信号CASTpmを用いる。これにより、データアクセスおよびプリチャージを指定するオートプリチャージコマンドを利用して、ページモードを終了することが出来る。

[0195]

図24は、図12に示すコラム系ライトタイミング制御回路79の構成の一例を概略的に示す図である。図24において、コラム系ライトタイミング制御回路79は、内部ライト動作指示信号intWEとコラム系トリガ信号CAST1およびCASTpmとを受け、ライト系トリガ信号CASWTを生成する複合ゲート79aと、複合ゲート79aの出力信号CASWTを所定時間Δt21遅延する遅延回路79bと、遅延回路79bの出力信号の立上がりに応答してセットされてライトコラムデコーダイネーブル信号CDEWを活性化するセット/リセットフリップフロップ79cと、ライト系コラムデコーダイネーブル信号CDEW

を所定時間 Δ t 2 2 遅延してセット/リセットフリップフロップ 7 9 c をリセットする遅延回路 7 9 t を含む。

[0196]

このライトコラムデコーダイネーブル信号CDEWに従って、ライトコラムデコーダが活性化されてデコード動作を行なって書込列選択信号を生成する。

[0197]

複合ゲート79 a は、等価的に、コラム系トリガ信号CAST1およびCASTpmを受けるORゲートと、このORゲートと内部ライト動作指示信号intWEを受けるANDゲートを含む。

[0198]

図25は、図24に示すコラム系ライトタイミング制御回路79の動作を示す タイミング図である。以下、図25を参照して、図24に示すコラム系ライトタ イミング制御回路79の動作について説明する。

[0199]

ライトコマンドが与えられると、1クロックサイクル期間内部ライト動作指示信号 i n t W E が H レベルに設定される。内部ライト動作指示信号 i n t W E が立上がると、内部で行系回路が動作し、センス活性化タイミング信号 S O T の活性化に従ってノーマルモードコラム系トリガ信号 C A S T 1 が活性化される。応じて、複合ゲート 7 9 a からのライトコラム系トリガ信号 C A S W T が活性化され、遅延時間 Δ t 2 1 の経過後、セット/リセットフリップフロップ 7 9 c がセットされ、ライトコラムデコーダイネーブル信号 C D E W が活性化される。遅延回路 7 9 d の有する遅延時間 Δ t Δ 2 2 が経過すると、セット/リセットフリップフロップ Δ 9 c がリセットされ、コラムデコーダイネーブル信号 Δ D Δ E W が非活性化される。

[0200]

ページモード動作時においては、ノーマルモードコラム系トリガ信号CAST 1に代えて、図22に示す回路76から生成されるページモードコラム系トリガ 信号CSTpmに従ってライトコラム系トリガ信号CASWTが活性化される。

[0201]

したがって、このセット/リセットフリップフロップを遅延回路79dにより 所定時間経過後に、リセットすることにより、セルフタイムで、ページモード時 においても所定期間、ライトコラムデコーダイネーブル信号CDEWを活性化し て、書込列選択線を選択状態へ駆動することができる。

[0202]

図26(A)は、図12に示すコラム系リードタイミング制御回路78の構成の一例を示す図である。図26(A)において、コラム系リードタイミング制御回路78は、コラム系トリガ信号CAST1およびCASTpmと内部リード動作指示信号intREを受けてコラム系リードトリガ信号CASRTを生成する複合ゲート78aと、複合ゲート78aの出力信号CASRTを所定時間Δt1 1遅延する遅延回路78bと、遅延回路78bの出力信号の立上がりに応答してセットされるセット/リセットフリップフロップ78cと、セット/リセットフリップフロップ78cと、セット/リセットフリップフロップ78cと、遅延回路78dの出力信号の立上がりに応答してセットされるセット/リセットフリップフロップ78eと、セット/リセットフリップフロップ78eと、セット/リセットフリップフロップ78eの出力Qからの信号を所定時間Δt13遅延する遅延回路78fと、遅延回路78fの出力信号の立上がりに応答してセットされるセット/リセットフリップフロップ78gを含む。

[0203]

セット/リセットフリップフロップ78c、78eおよび78gは、セット時 その出力Qからの信号をHレベルに設定し、リセット時、出力/Qからの信号を Hレベルに設定する。

[0204]

コラム系リードタイミング制御回路 7 8 は、さらに、セット/リセットフリップフロップ 7 8 gの出力 1 からの出力信号を所定時間 Δ t 1 4 遅延してセット/フリップフロップ 7 8 c をリセットする遅延回路 7 8 h と、セット/リセットフリップフロップ 7 8 c の出力/Qからの信号を所定時間 Δ t 1 5 遅延してセット/フリップフロップ 7 8 e をリセットする遅延回路 7 8 i と、セット/リセットフリップフロップ 7 8 e の出力/Qからの信号を所定時間 Δ t 1 6 遅延してセッ

ト/リセットフリップフロップ78gをリセットする遅延回路78jを含む。したがって、これらのセット/リセットフリップフロップ78c、78eおよび78gは、順次セットされた後にそれぞれ所定時間経過後にリセットされる。

[0205]

コラム系リードタイミング制御回路78は、さらに、セット/リセットフリップフロップ78cおよび78gの出力Qからの信号を受けて読出データバスイコライズ指示信号/RDEQを生成するOR回路78kと、セット/リセットフリップフロップ78dおよび78eの出力Qからの信号を受けてリードコラムデコーダイネーブル信号CDERを生成するAND回路78mと、セット/リセットフリップフロップ78eおよび78gの出力Qからの信号を受けてプリアンプ活性化信号PAEを生成するAND回路78nを含む。

[0206]

複合ゲート78aは、等価的に、コラム系トリガ信号CAST1およびCASTpmを受けるORゲートと、このORゲートの出力信号と内部リード動作指示信号intREを受けてリードコラム系トリガ信号CASRTを生成するANDゲートを含む。次に、この図26(A)に示すコラム系リードタイム制御性回路78の動作を、図26(B)に示すタイミング図を参照して説明する。

[0207]

データ読出が行なわれるとき、内部リード動作指示信号intREが活性化される。リードコマンドまたはページモードリードコマンドまたはオートプリチャージリードコマンドが与えられると、センスアンプ活性化タイミング信号の活性化または所定時間経過後、トリガ信号CAST1またはCASTpmが活性化され、応じてリードコラム系トリガ信号CASRTが活性化される。この複合ゲート78aからのリードコラム系トリガ信号CASRTが活性化されると、遅延回路78bの有する遅延時間Δt11経過後、ゲート/リセットフリップフロップ78cがセットされ、応じてORゲート78kからの読出データバスイコライズ指示信号/RDEQがHレベルとなる。

[0208]

セット/リセットフリップフロップ78cがセットされてから遅延回路78d

の有する遅延時間 Δ t 1 2 が経過した後、セット/リセットフリップフロップ78 e がセットされ、応じてAND回路 7 8 mからのリードコラムデコーダイネーブル信号CDERが活性化される。このリードコラムデコーダイネーブル信号CDERの活性化に従って、リードコラムデコーダが活性化され、列選択信号が生成される。

[0209]

[0210]

プリアンプ活性化信号PAEが活性化されてから、遅延回路78hの有する遅延時間 Δt14 経過後、セット/リセットフリップフロップ78cがリセットされ、その出力Qからの信号がLレベルとなる。応じて、AND回路78mからのリードコラムデコーダイネーブル信号CDERが非活性化され、選択列が非選択状態へ駆動される。このセット/リセットフリップフロップ78cのリセットから、遅延回路78iの有する遅延時間 Δt15が経過すると、セット/リセットフリップフロップ78eがリセットされ、応じてその出力Qからの信号がLレベルとなり、プリアンプ活性化信号PAEが非活性化される。

[0211]

このセット/リセットフリップフロップ78gがリセットされると、OR回路 78kの両入力の信号が、ともにLレベルとなり、応じて読出データバスイコライズ指示信号/RDEQが再びLレベルとなり、読出データ線のイコライズおよびプリチャージが行なわれる。

[0212]

この図26(A)に示すように、データ読出を行なう場合、ページモードおよびノーマルモード動作のいずれにおいても、リードコラム系トリガ信号CASR Tが活性化されると、所定のシーケンスで、読出データ線イコライズ指示信号/ RDEQ、リードコラムデコーダイネーブル信号CDERおよびプリアンプ活性 化信号PAEの活性/非活性化が行なわれる。

[0213]

図27は、内部読出クロックおよび内部書込クロックを発生する部分の構成を 概略的に示す図である。図27において、内部書込/読出クロック発生部は、クロック信号CLKの立下がりに同期して、内部動作指示信号intREを取込み 出力するDフリップフロップ100と、内部クロック信号CLKとDフリップフロップ100の出力信号とを受けて読出クロック信号CLKQを生成するAND回路101とを含む。

[0214]

書込クロック信号CLKDは、内部クロック信号CLKに従って生成される。図10に示す構成において、外部からの書込データを、データ書込時以外所定電圧レベルに固定することにより、内部のライトドライバ62が、データ書込時以外はこの固定データに従ってライトデータバスを駆動し、ライトデータバスの充放電は行なわれないため、特に問題は生じない。これに代えて、ライトドライバを内部ライト動作指示信号intWEに従って活性/非活性化することにより、確実にデータ書込時においてのみ、ライトデータバスを駆動することが出来る。データ書込用のDフリップフロップ60(図10参照)が常時動作しても、ライトドライバがデータ書込時以外非活性状態として消費電流を低減する。

[0215]

Dフリップフロップ100は、クロック信号CLKの立下がりに同期して、その入力Dに与えられた信号を取込み出力する。したがって、このDフリップフロップ100は、内部リード動作指示信号intREを半クロックサイクル遅延して出力する。次に、この図27に示す内部クロック発生部の動作を、図28を参照して説明する。

[0216]

リードコマンドが与えられると、内部リード動作指示信号intREがクロック信号CLKの立上がりに同期してHレベルに立上がる。クロック信号CLKが Lレベルに立下がると、Dフリップフロップ100の出力Qからの信号がHレベ ルとなる。このときには、クロック信号CLKはLレベルであるため、AND回路101からの読出クロック信号CLKQはLレベルである。次のクロック信号CLKのHレベルへの立上がりに同期して、AND回路101からの読出クロック信号CLKQがHレベルとなる。このリード動作が繰返されている間、読出クロック信号CLKQがクロック信号CLKに同期して生成される。

[0217]

ライトコマンドが与えられると、そのサイクルにおいては、内部リード動作指示信号intREがLレベル、内部ライト動作指示信号intWEがHレベルとなる。このサイクルにおいては、Dフリップフロップ(FF)100の出力信号はHレベルであるため、読出クロック信号CLKQが、クロック信号CLKに同期して生成される。また、内部ライト動作指示信号intWEのHレベルの立上がりに従って、AND回路102が、書込クロック信号CLKDを生成する。この読出クロック信号CLKQおよび書込クロック信号CLKDがともに生成されても、この半導体記憶装置において、データ読出経路およびデータ書込経路は別々に設けられており、データの衝突は生じない。

[0218]

クロック信号CLKがLレベルに立下がると、Dフリップフロップ100の出力信号がLレベルとなり、読出クロック信号CLKQの発生が停止される。一方、内部ライト動作指示信号intWEの状態に係らず、クロック信号CLKに同期して書込クロック信号CLKDが生成される。

[0219]

読出クロック信号CLKQおよび書込クロック信号CLKDは、図10に示す Dフリップフロップ58および60へそれぞれ与えられ、外部へのデータ転送お よび内部への外部データの転送をクロック信号CLKに同期して行なうことがで きる。

[0220]

図29は、図12に示すDRAMタイミング制御回路13のコラム系制御部の動作を示すタイミング図である。以下、図29を参照して、このDRAM制御回路13のデータ読出時のコラム系制御部の動作について説明する。

[0221]

クロックサイクル#1においてページモードリードコマンドREPMが与えられる。このクロックサイクル#1においてページモードリードコマンドREPMが与えられると、行選択動作が行なわれ、所定のタイミングで、図19に示すロウ系タイミング制御回路72からセンス活性化タイミング信号SOTが活性化される。このセンス活性化タイミング信号SOTの活性化に応答して、図19に示すように、ノーマル動作用コラム系トリガ信号発生回路77からのノーマルモードコラム系トリガ信号CAST1が所定期間Hレベルとなる。

[0222]

このノーマルモードコラム系トリガ信号CAST1に従って、図26 (A)に示すコラム系リードタイミング制御回路78において、読出データバスイコライズ指示信号/RDEQがHレベルとなり、次いで、リードコラムデコーダイネーブル信号CDERがHレベルへ駆動される。リードコラムデコーダイネーブル信号CDERの活性化に従ってリードコラムデコーダが列選択動作を行ない、選択列に対応するリード列選択線CSLRをHレベルに駆動する。応じて、読出データ線RDおよび/RDに選択メモリセルのデータが読出される。

[0223]

次いで、プリアンプ活性化信号PAEが、図26(A)に示すコラム系リードタイミング制御回路78において活性化され、プリアンプ回路が動作し、データQFn-1がラッチされる。

[0224]

このプリアンプ活性化信号PAEが活性化された後、図26(A)に示すように、所定期間経過後に、リードコラムデコーダイネーブル信号CDERが非活性化され、ついでプリアンプ活性化信号PAEが非活性化される。

[0225]

プリアンプ活性化信号PAEが非活性化されても、図10に示すように、プリアンプ回路56の出力データはラッチ回路57によりラッチされている。この後、読出データ線イコライズ指示信号/RDEQがLレベルとなり、読出データ線RDおよび/RDが再び周辺電源電圧レベルにプリチャージされかつイコライズ

される。

[0226]

クロックサイクル#2において、クロック信号CLKがHレベルに立上がると、図28に示すように、読出クロック信号CLKQがHレベルとなり、このラッチされたデータQFn-1が外部データQn-1として出力される。

[0227]

この出力データQn-1の図10に示すDフリップフロップ58からのデータ転送動作と並行して、再び、ページモードリードコマンドREPMに従って内部で列選択動作およびデータ読出が行なわれる。この場合、クロックサイクル#1においてページモードが指定されており、センス活性化タイミング信号S0Tは活性状態を維持しており、ノーマルモードコラム系トリガ信号CAST1はLレベルを維持する。一方、図22に示すように、ページ動作用コラム系トリガ信号発生回路76から所定のタイミングでページモードコラム系トリガ信号CASTpmが生成され、図26(A)に示すコラム系リードタイミング制御回路78において再び、信号/RDEQ、CDERおよびPAERが所定のシーケンスで活性化/非活性化され、列選択および内部データQFnの読出が行なわれる。

[0228]

クロックサイクル#3においてプリチャージコマンドPCが与えられると、選択行が非選択状態へ駆動され、センス活性化タイミング信号SOTが非活性状態へ駆動される。このクロックサイクル#3においては、遅延内部ページモード指示信号intPM1に従って、ページモードコラム系トリガ信号CASTpmが発生される(図22参照)。しかしながら、このクロックサイクル#3においては、リードコマンドおよびライトコマンドは与えられていないため、列選択動作は行なわれず、図26(A)に示すコラム系リードタイミング制御回路78はリセット状態を維持する。

[0229]

このクロックサイクル#3において、図27に示すように、読出クロック信号 CLKQが生成され、ラッチ内部読出データQFnに従ってその読出データQn が、図10に示すDフリップフロップ58から転送される。

[0230]

これにより、ページモードに従って、128ビットのデータQ [127:0] を各クロックサイクル毎に読出すことができる。

[0231]

図30は、ページモードでのデータ読出時に、最後にオートプリチャージを指定するプリチャージリードコマンドREPCを印加する場合の動作を示すタイミング図である。以下、図30を参照して、図12に示すDRAMタイミング制御回路13の動作について簡単に説明する。

[0232]

ページモードリードコマンドREPMが与えられると、図12に示すロウ系タイミング制御回路72がセットされ、所定のシーケンスでビット線分離タイミング信号BLIT、ワード線活性化タイミング信号RXTおよびセンス活性化タイミング信号SOTを活性化する。このビット線分離タイミング信号BLITの活性化に応答して、図7に示すビット線分離指示信号/BLIUがLレベルに駆動される。ワード線活性化タイミング信号RXTの活性化に応答してワード線WLが選択状態へ駆動され、またセンス活性化タイミング信号SOTの活性化に従ってセンスアンプ活性化信号/SOPおよびSONが活性化される。これにより、ビット線BLLおよび/BLLにメモリセルデータが読出される。

[0233]

センス活性化タイミング信号SOTの活性化に応答して、図12に示すノーマル動作用コラム系トリガ信号発生回路77は、ノーマルモードコラム系トリガ信号CAST1を活性化する。次いで、図12に示すコラム系リードタイミング制御回路78が所定のシーケンスで、読出データバスイコライズ指示信号/RDEQ、リードコラムデコーダイネーブル信号CDERおよびプリアンプ活性化信号PAEをHレベルへ駆動する。リードコラムデコーダイネーブル信号CDERの活性化に従って、列選択が行なわれ、リード列選択線CSLRがHレベルへ駆動され、読出データ線RDおよび/RDにデータが読出される。プリアンプ活性化信号PAEの活性化に従って内部データの増幅が行なわれ、ラッチデータQFnー1が生成される。

[0234]

ページモードが指定されているため、ロウ系の回路は、選択状態を維持する。次のクロックサイクルにおいて再びページモードリードコマンドREPMが与えられると、図12に示すロウ系タイミング制御回路72はセット状態を維持するため、行選択に関連する回路部分(ロウ系回路)は、その状態は変化しない。一方、図12に示すページ動作用コラム系トリガ信号発生回路76が、ページモードコラム系トリガ信号CASTPmを活性化し、応じて、再びコラム系リードタイミング制御回路78が活性化され、所定のシーケンスで信号/RDEQ、CDERおよびPAEをHレベルに駆動し、新たに列選択が行なわれ、次のラッチデータQFnが生成される。このクロックサイクルのクロック信号CLKに立上がりに同期して、128ビットのデータQ[127:0]として、データQnがラッチデータQFnに従って生成される。

[0235]

このコラム系リードタイミング制御回路78は、所定期間が経過すると、リードコラムデコーダイネーブル信号CDER、プリアンプ活性化信号PAEおよび 読出データ線イコライズ指示信号RDEQをLレベルへそれぞれ駆動する。した がって、読出データ線RDおよび/RDが再び周辺電源電圧レベルにプリチャー ジされかつイコライズされる。

[0236]

次のサイクルで、プリチャージリードコマンドREPCが与えられる。このプリチャージリードコマンドREPC印加時においては、図3に示すように、ページクローズ指示信号PCとリード動作指示信号REがともにHレベルである。したがって、このページクローズ指示信号PCに従って、ページモードプリチャージトリガ信号PCTpmが所定のタイミングで列選択動作完了後に活性化され、図12に示すロウ系タイミング制御回路72がリセットされ、ワード線活性化タイミング信号RXT、センス活性化タイミング信号SOTおよびビット線分離タイミング信号BLITがそれぞれ順次Lレベルに駆動され、行系回路がスタンバイ状態に復帰する。すなわち、ワード線活性化タイミング信号RXTに従ってワード線WLが非選択状態へ駆動され、次いで、センス活性化タイミング信号SO

Tに従ってセンスアンプ活性化信号/SOPおよびSONが非活性化される。この後、ビット線分離タイミング信号BLITに従ってビット線分離指示信号/BLIUおよびビット線イコライズ指示信号BLEQがHレベルに復帰する。

[0237]

また、図2に示すコラム系リードタイミング制御回路78は、ページモードコラム系トリガ信号CASTに従って、センスアンプの非活性化の前に列選択動作を行ない、列選択動作およびデータ読出後プリチャージ状態に復帰する。プリアンプの非活性化はワード線の非選択状態移行後に行なわれてもよい。

[0238]

このプリチャージリードコマンドREPCを与えることにより、リード動作完了後、行系回路がプリチャージ状態に復帰しているため、特に、行系回路のプリチャージのためのサイクルを設ける必要がなく、処理効率を改善することができる。

[0239]

図31は、データ書込時の動作を示すタイミング図である。以下、図31を参照して、図12に示すDRAMタイミング制御回路13のデータ書込時の動作について簡単に説明する。

[0240]

まず、ページモードライトコマンドWEPMが、データDn-1 (D[127:0])とともに与えられる。クロック信号CLKの立上がりに同期して、内部書込データWDn-1が生成される。内部での行選択動作実行後、センスアンプ活性化タイミング信号SOTの活性化に従って、ノーマルモードコラム系トリガ信号CAST1が活性化され、応じて図12に示すコラム系ライトタイミング制御回路79が、ライトコラムデコーダイネーブル信号CDEWを所定期間活性化する。応じて、列選択動作が行なわれ、選択された列のビット線へのデータの書込が行なわれる。図31においては、ビット線BLおよび/BLにより128ビットのビット線対を代表的に示す。

[0241]

次のクロックサイクルにおいても再びページモードライトコマンドWEPMが

データDnとともに与えられる。この場合には、ページモードコラム系トリガ信号CASTpmに従って、図12に示すコラム系ライトタイミング制御回路79が活性化され、所定期間、ライトコラムデコーダイネーブル信号CDEWを活性化し、列選択動作が行なわれる。選択列に対して、クロック信号CLKの立上がりに同期して生成された内部書込データWDnが、ライトドライバおよび書込列選択ゲートを介して書込まれる。

[0242]

次のサイクルで、プリチャージライトコマンドWEPCが与えられる。このプリチャージライトコマンドWEPCにおいては、ページクローズ指示信号PCおよびライト動作指示信号WEがともにHレベルに設定され、ライト動作完了後内部をプリチャージ状態に復帰させることを指示する。したがって、ページモードコラム系トリガ信号CASTpmの活性化により、書込データDn+1により生成された内部書込データWDn+1が選択ビット線BLおよび/BLに書込まれた後、データ読出時と同様にして、行系回路がプリチャージ状態へ復帰する。

[0243]

以上のように、1クロックサイクル内でメモリアレイの活性/非活性動作が完了するリードコマンドおよびライトコマンドに加えて、さらに、行を選択状態に維持した状態でデータアクセスを行なうページモードコマンドおよび選択行を非選択状態へ駆動するプリチャージコマンドを設けている。したがって、ロウ系回路のプリチャージ動作を一時的に停止して、列アクセスを行なうことができ、画像処理などの同一ページへ連続的にアクセスする回数が多いアプリケーションにおいて大幅に消費電力を低減することができる。また、オートプリチャージコマンドを設けているため、データアクセス指示とプリチャージとを同一サイクルで指定することができ、プリチャージコマンドを印加するためのクロックサイクルを特に設ける必要がなく、ページ切換時のオーバーヘッドを低減することができる。処理効率を改善することができる。

[0244]

[実施の形態2]

図32は、この発明の実施の形態2に従うコマンドの真理値を示す図である。

この図32に示すように、この実施の形態2においては、リード動作指示信号RE、ライト動作指示信号WE、リフレッシュ動作指示信号REF、ページモード動作指示信号PMおよびページクローズ指示信号PCをすべてHレベルに設定すると、モードレジスタセットコマンドMRSが与えられる。このモードレジスタセットコマンドMRSが与えられた場合には、モードレジスタへ、外部から動作モードを特定するデータを格納することができる。このモードレジスタセットコマンドMRSを用いて、ページモード動作を選択的に機能させる。

[0245]

すなわち、図33に示すように、このモードレジスタセットコマンドMRS印加時に、アドレスビットA[0]をLレベルに設定した場合には、ページモード動作が禁止される。一方、アドレスビットA[0]をHレベルに設定した場合には、ページモードを利用することができる。残りのアドレスビットA[16:1]は、このページモード動作の設定時には、その状態は任意である。

[0246]

ページモード動作時においては、同一チップ上に集積化されたロジック部が、コマンドを与えてページモード動作を指定することが要求される。ページモード動作は、たとえば画像データ処理などのように、処理データのアドレス順次変化する場合、極めて有効である。しかしながら、アクセスが、完全にランダムなアクセスであり、アドレスシーケンスがランダムな場合、各クロックサイクルごとにページを切換える必要がある。ページモードの特徴、すなわち平均消費電力の低減を見込むことができないこのようなアプリケーションの場合、特に、ページモードの機能は要求されない。

[0247]

システムLSIは、通常、ロジック部がアプリケーションに応じて設計され、 応じて、擬似SRAMも、アプリケーションに応じて要求される仕様が異なる。 ページモード機能付擬似SRAMとページ機能なしの擬似SRAMを別々に作製 した場合、製造効率が低く、また製品管理も煩雑となる。そこで、モードレジス タセットコマンドMRSを用いて、ユーザが、選択的にページモード動作機能の 有無を設定する機能を付け加える。これにより、各アプリケーションに対し、同 ー構成で対応することのできる擬似SRAMを実現することができ、汎用性の高い擬似SRAMを実現でき、製造工程および製品管理の複雑化を防止することができる。

[0248]

図34は、この発明の実施の形態2に従うページモード切換に関連する部分の構成の一例を示す図である。図34を参照して、DRAM制御回路13において、モードレジスタ回路110と、クロック同期型入力回路70とが設けられる。モードレジスタ回路110は、ページモード機能の有効/無効を設定する情報を記憶する。クロック同期型入力回路70は、このモードレジスタ回路110の格納データに従って選択的に外部からのページモード動作指示信号PMおよびページクローズ指示信号PCとに従って内部ページモード指示信号intPMおよび内部プリチャージ指示信号intPCを生成する。

[0249]

モードレジスタ回路110は、外部からの動作モード指示信号RE、WE、REF、PMおよびPCを受けるAND回路110aと、AND回路110aの出力信号に従って外部からのアドレスビットA[0]および内部ページモードイネーブル信号PMenの一方を選択的に通過させるマルチプレクサ110bと、マルチプレクサ110bの出力信号を、クロック信号CLKの立上がりに同期して取込みかつ出力するDフリップフロップ110cを含む。このDフリップフロップ110cの出力Qから、ページモードイネーブル信号PMenが出力される。

[0250]

Dフリップフロップ110cは、リセット入力Rに、リセット信号RSTを受け、リセット状態時においてはページモードイネーブル信号PMenをLレベルに設定する。このリセット信号RSTは、電源投入時またはシステムリセット時に活性化される。したがって、デフォルト状態においては、ページモードイネーブル信号PMenは、Lレベルに設定され、ページモードなしの状態に設定される。

[0251]

クロック同期型入力回路70は、外部からのページモード動作指示信号PMと

ページクローズ指示信号PCとページモードイネーブル信号PMenを受ける複合ゲート112と、複合ゲート112の出力信号をクロック信号CLKの立上がりに同期して取込み内部ページモード指示信号intPMを生成するDフリップフロップ83と、ページモードイネーブル信号PMenとページクローズ指示信号PCとを受けるAND回路114と、AND回路114の出力信号をクロック信号CLKの立上がりに同期して取込み内部プリチャージ指示信号intPCを生成するDフリップフロップ84を含む。このクロック同期型入力回路70の他の構成は、図13に示すクロック同期型入力回路70の構成と同じである。

[0252]

複合ゲート112は、等価的に、外部からのページモード動作指示信号PMと内部ページモード指示信号intPMを受けるORゲートと、ORゲートの出力信号とページモードイネーブル信号PMenとページクローズ指示信号PCを受けるゲート回路とを含む。このゲート回路は、ページクローズ指示信号PCがLレベルであり、ページモードイネーブル信号PMenがHレベルにあり、かつORゲートの出力信号がHレベルのときに、Hレベルの信号を出力し、それ以外ではLレベルの信号を出力する。

[0253]

図35は、図34に示すモードレジスタ回路110の動作を示すタイミング図である。以下、図35を参照して、この図34に示す回路の動作について説明する。

[0254]

モードレジスタセットコマンドMRSが与えられると、AND回路110aの出力信号がHレベルとなる。すなわち、このAND回路110aが、モードレジスタセットコマンドをデコードするコマンドデコーダとして機能する。AND回路110aの出力信号がHレベルのときには、マルチプレクサ110bは、外部からのアドレスビットA[0]を選択して、Dフリップフロップ110cへ与える。クロック信号CLKがHレベルに立上がると、Dフリップフロップ110cが、このマルチプレクサ110bの出力信号を取込み出力する。アドレスビットA[0]がHレベルのときには、ページモードイネーブル信号PMenがHレベ

ルに設定され、ページモード動作可能状態が設定され、一方、アドレスビットA [0] が L レベルに設定された場合には、ページモードイネーブル信号 P M e n が L レベルに設定され、ページモード利用不可状態が設定される。

[0255]

クロック同期型入力回路170においては、ページモードイネーブル信号PM e nがHレベルに設定された場合には、複合ゲート112は、内部ページモード 指示信号int PMおよびページモード動作指示信号PMおよびページクローズ 指示信号PCに従って、その出力信号の状態を設定する。すなわち、ページモード動作指示信号PMがHレベルでありページクローズ指示信号PCがLレベルのときには、この複合ゲート112の出力信号がHレベルとなり、内部ページモード指示信号int PMがHレベルとなり、内部でのページ動作、すなわち行系回路のリセットの禁止が指定される。ページクローズ指示信号PCが与えられた場合には、AND回路114の出力信号が、このページクローズ指示信号PCに従って変化し、応じて内部プリチャージ指示信号int PCの状態も変化する。したがって、このページモードイネーブル信号PMenがHレベルに設定された場合には、ページモードコマンドおよびプリチャージコマンドが、ともに有効状態に設定される。

[0256]

一方、モードレジスタセットコマンドMRSの印加時に、アドレスビットA[0]が、Lレベルに設定された場合、クロック信号CLKの立上がりに同期して、ページモードイネーブル信号PMenがLレベルに設定される。このページモードイネーブル信号PMenがLレベルのときには、複合ゲート112の出力信号がLレベルに固定され、またAND回路114の出力信号もLレベルに固定される。したがって、この状態においては、ページモード動作指示信号PMおよびページクローズ指示信号PCは無効状態に設定され、その論理レベルに従って内部動作状態を設定することは禁止される。

[0257]

モードレジスタセットコマンドMRSが印加された後のサイクルにおいては、 AND回路110aの出力信号がLレベルとなり、マルチプレクサ110bは、 Dフリップフロップ110cの出力するページモードイネーブル信号PMenを選択する。したがって、Dフリップフロップ110cは、クロック信号CLKの立上がりに同期して、マルチプレクサ110bから与えられるページモードイネーブル信号PMenを取込み出力するため、ページモードイネーブル信号PMenの状態は、モードレジスタセットコマンドMRS印加時の状態に維持される。

[0258]

モードレジスタセットコマンド印加時においては、クロック信号CLKの立上りに応答して、ロウ系活性化指示信号intACT、内部リード動作指示信号intRE、および内部ライト動作指示信号intWEが活性化されることが考えられる。この場合、図34に示すAND回路110aの出力信号を、これらの信号の活性化禁止信号として利用されてもよい。この活性化禁止の構成としては、以下の手法が考えられる。

[0259]

各動作指示信号の次段のゲートに、AND回路110aの出力信号を活性化禁止信号として印加して内部動作を禁止する。また、内部動作指示信号に対応する各Dフリップフロップの入力段において、このAND回路110aの出力信号と外部からの動作モード指示信号とを受けるゲート回路を配置し、AND回路110aの出力信号の活性化時このゲート回路の出力し号を非活性状態に維持する。さらに、各動作モード指示信号を生成するDフリップフロップに対して、クロック信号CLKとAND回路110aを受けるゲート回路を配置し、このゲート回路の出力信号をクロック入力に与えて、各Dフリップフロップにおける信号の取込みを禁止する。これらの対策により、モードレジスタ設定時において、内部回路が誤動作するのを防止することができる。

[0260]

このページモードイネーブル信号PMenは、デフォルト状態が、ページモード禁止状態である。従って、アプリケーションとしてページモードを利用しない場合には、このデフォルト状態を維持するだけであり、モードレジスタセットコマンドによりモードレジスタ回路110の内容を設定することは特に要求されない。

[0261]

なお、ページモードイネーブル信号PMenのデフォルト状態が、ページモード利用可能状態に設定されてもよい。

[0262]

なお、上述の構成においては、モードレジスタ回路にページモードイネーブル信号PMenを設定している。しかしながら、これに代えて、このページモードイネーブル信号PMenは、ヒューズプログラム回路、特定のボンディングパッドの電位固定またはマスク配線により、その論理レベルが設定されてもよい。

[0263]

以上のように、この発明の実施の形態2に従えば、ページモードを、モードレジスタに格納される情報に従って選択的に有効/無効状態に設定されており、汎用性の高い擬似SRAMを実現することができる。

[0264]

[実施の形態3]

図36は、この発明の実施の形態3に従う擬似SRAM3の構成を概略的に示す図である。この図36に示す擬似SRAMマクロ3においては、8MビットDRAMアレイ10eが、バンクAアレイ120eaおよびバンクBアレイ120ebに分割され、また8MビットDRAMアレイ10wも、バンクAアレイ120waおよびバンクBアレイ120wbに分割される。

[0265]

バンクAアレイ120eaおよび120waに対応してバンクAデコーダ12 2aが設けられ、バンクBアレイ120ebおよび120wbに対応してバンク Bデコーダ122bが設けられる。これらのバンクAデコーダ122aおよび1 22bは、それぞれ、ロウデコーダおよびコラムデコーダを含む。

[0266]

すなわち、この図36に示す擬似SRAMマクロ3においては、2つのバンクAおよびBが設けられる。したがって、DRAM制御回路124へは、アドレス信号A[16:0]に代えて、16ビットのアドレス信号A[15:0]と1ビットのバンクアドレス信号BAとが与えられる。このバンクアドレス信号BAに

従って、バンクAおよびBの一方が指定される。

[0267]

DRAM制御回路124は、バンクAに対する制御回路と、バンクBに対する制御回路と、バンクAおよびBに共通な制御回路を含む。この図36に示す擬似SRAMマクロ3の他の構成は、図2に示す擬似SRAMマクロの構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。

[0268]

この図36に示す擬似SRAMマクロ3においては、リフレッシュコマンドREFおよびノーオペレーションNOPを除く動作コマンド入力時に、バンクアドレス信号BAにより対象バンクを指定する。このバンクアドレス信号BAにより、バンクごとにページ動作が可能となり、各バンクごとにページを開いた状態を維持することができ、ページヒット率を向上することができ、かつ平均消費電力を低減することができる。

[0269]

なお、リフレッシュコマンドREF印加時においては、内部のアドレスカウンタによりリフレッシュ行が指定される。リフレッシュアドレスカウンタが発生するリフレッシュアドレスは、17ビットQ[16:0]である。この場合、バンクAおよびBそれぞれ個々に、リフレッシュが行なわれてもよく、またこれに代えて、1ビットのリフレッシュアドレスを縮退状態に設定して、バンクAおよびBにおいて共通にリフレッシュが実行されてもよい。

[0270]

図37は、図36に示すDRAM制御回路124の構成を概略的に示す図である。図37において、DRAM制御回路124は、バンクアドレス信号BAとクロック信号CLKとリード動作指示信号REとライト動作指示信号WEとページモード動作指示信号PMとページクローズ指示信号PCとを受け、バンクAおよびバンクBそれぞれに対する制御信号を生成するバンクA制御回路130およびバンクB制御回路132を含む。バンクA制御回路130は、バンクアドレス信号BAがバンクAを指定するときに活性化され、バンクAに対するビット線分離タイミング信号BLITA、ワード線活性化タイミング信号RXTA、センス活

性化タイミング信号SOTA、リードコラムデコーダイネーブル信号CDERA、コラムデコーダイネーブル信号CDEWA、バンクAリードデータバスイコライズ指示信号RDEQA、バンクAプリアンプイネーブル信号PAEAを生成する。

[0271]

バンクB制御回路132は、バンクアドレス信号BAが、バンクBを指定するときに活性化され、バンクBに対するビット線分離タイミング信号BLITB、ワード線活性化タイミング信号RXTB、センス活性化タイミング信号SOTB、リードコラムデコーダイネーブル信号CDERB、ライトコラムデコーダイネーブル信号CDEWB、バンクBリードデータバスイコライズ指示信号/RDEQB、およびバンクBプリアンプイネーブル信号PEABを生成する。

. [0272]

これらのバンクA制御回路130および132の構成は、図12に示すDRA M制御回路13の構成と同様である。

[0273]

このDRAM制御回路124は、さらに、バンクAプリアンプイネーブル信号PAEAとバンクBプリアンプイネーブル信号PAEBを受けてプリアンプイネーブル信号PAEを生成するOR回路140と、バンクB読出データ線イコライズ指示信号/RDEQAとバンクB読出データ線イコライズ指示信号/RDEQBを生成するOR回路142を含む。

[0274]

プリアンプおよび読出データ線は、バンクAおよびバンクBに共通にリードデータバスに対して設けられる。したがって、バンクA制御回路130およびバンクB制御回路132は、それぞれセルフタイムで、バンクAおよびバンクBに対する制御信号を生成したとき、プリアンプイネーブル信号PAEを、バンクAおよびバンクBそれぞれに対するプリアンプイネーブル信号PAEAおよびPAEBに基づいて活性化し、また読出データバスイコライズ指示信号/RDEQAおよびバンクAおよびBに対する読出データ線イコライズ指示信号/RDEQAおよび

/RDEQBから生成する。

[0275]

ライトドライバも同様、書込データバスがバンクAおよびバンクBに共通に設けられて、応じてバンクAおよびBに共通に設けられる。しかしながら、ライトドライバは、単に図10に示すように、DRAMデータバスのDフリップフロップからのデータを反転して相補データを生成するだけであり、このライトドライバに対する制御信号は特に用いられていないため、これらのバンクA制御回路130および132からは、ライトコラムデコーダイネーブル信号CDEWAおよびCDEWBが生成されるだけである。

[0276]

このライトドライバも、内部ライト動作指示信号に従って活性/非活性化される構成の場合には、バンクA制御回路130およびバンクB制御回路132からのライトドライバ制御信号を合成して、ライトドライバ制御信号を生成する。

[0277]

DRAM制御回路124は、さらに、クロック信号CLKとリード動作指示信号REとライト動作指示信号WEとに従って読出クロック信号CLKQおよび書込クロック信号CLKDを生成する転送クロック発生回路134と、リフレッシュ動作指示信号REFと外部アドレス信号A[15:0]とクロック信号CLKを受け内部行アドレス信号RA[11:0]および内部コラムアドレス信号CA[3:0]を生成するアドレス発生回路136を含む。

[0278]

転送クロック発生回路134は、図27に示すクロック発生回路に対応する。 書込クロック信号CLKDをクロック信号CLKから生成する場合、ライト動作 指示信号WEを個の転送クロック発生回路134に特に与えることは要求されない。アドレス発生回路136は、図13に示すアドレス信号A[12:0]およ びA[16:13]を受ける部分に対応する。

[0279]

リフレッシュ動作指示信号REFの活性化時、バンクAおよびB同時にリフレッシュが実行されてもよく、またバンクAおよびバンクB個々にリフレッシュが

実行されてもよい。このリフレッシュ動作時の構成に応じて、内部で生成されるリフレッシュバンクアドレスの発生態様は適当に定められる。バンクAおよびBに対し共通にリフレッシュを行なう場合には、リフレッシュ動作時、バンクアドレス信号BAが縮退状態に設定され、バンクAおよびバンクBがともに活性化される。バンクAおよびバンクBを個々にリフレッシュする場合には、バンクアドレスBAに代えてリフレッシュバンクアドレスが与えられる。

[0280]

図38は、バンクA制御回路130および132の要部の構成を概略的に示す図である。図38において、バンクA(またはバンクB)制御回路は、バンクアドレス信号BA(または/BA)とクロック信号CLKを受けるAND回路144と、このAND回路144の出力するクロック信号CLKiに従って外部からの信号をラッチして内部動作指示信号を生成するクロック同期型入力回路146を含む。このAND回路144からの内部クロック信号CLKiが、図13に示すクロック同期型入力回路70に示される各Dフリップフロップのクロック入力Kへ与えられる。したがって、選択バンクにおいてクロック信号CLKiが生成されて、外部動作モード指示信号の取込および内部動作活性化信号および内部動作トリガ信号の生成が行なわれる。非選択バンクにおいては、その前のサイクルの状態を維持する。

[0281]

この図38に示す構成に代えて、内部バンクアドレス信号intBAをDフリップフロップを用いてクロック信号CLKに従って生成し、この内部バンクアドレス信号intBAに従って、クロック同期型入力回路70の出力信号を選択的に活性化してもよい(内部動作指示信号と内部バンクアドレス信号とのAND処理を行なう)。この構成の場合、クロック同期型信号入力回路はバンクAおよびBに共通に設けられる。

[0282]

以上のように、この発明の実施の形態3に従えば、バンクそれぞれにおいてページモード動作を可能としており、各バンクにおいてページを開いた状態に維持することができ、ページモード動作期間を長くすることができ、より平均消費電

力を低減することができる。

[0283]

[実施の形態4]

図39は、この発明の実施の形態4に従う内部クロック発生回路の構成を示す図である。図39において、内部クロック発生回路は、内部制御信号EGFとページモード動作指示信号PMとページクローズ指示信号PCとを受ける複合ゲート150と、内部クロック信号CLKの立上がりに同期して複合ゲート150の出力信号を取込み出力Qから内部制御信号EGFを生成するDフリップフロップ151と、内部クロック信号CLKの立下がりに同期してDフリップフロップ151の出力信号EGFを取込みかつその出力Qから出力するDフリップフロップ152の出力信号EGFとDフリップフロップ152の出力信号とを受けてネガクロックイネーブル信号NEGenを生成するOR回路153を含む。

[0284]

複合ゲート150は、等価的に、内部制御信号EGFとページモード動作指示信号PMを受けるORゲートと、ORゲートの出力信号とページクローズ指示信号PCを受けるゲート回路を含む。このゲート回路は、ページクローズ指示信号PCがHレベルのときにはLレベルの信号を出力し、ページクローズ指示信号PCがLレベルのときには、バッファ回路として動作し、ORゲートが出力信号に従って出力信号を生成する。

[0285]

内部クロック発生回路は、さらに、外部クロック信号exCLKを所定時間 Δtk1遅延する遅延回路155と、遅延回路155の出力信号と外部クロック信号exCLKを所定時間 Δtk2遅延する遅延回路157と、遅延回路157の出力信号と外部クロック信号exCLKを所定時間 Δtk2遅延する遅延回路157と、遅延回路157の出力信号と外部クロック信号exCLKと2ネガクロックイネーブル信号NEGenを受けるゲート回路158と、ゲート回路156および158の出力信号を受けるOR回路159と、OR回路159の出力信号をバッファ処理して内部クロック信号CLKを生成するバッファ回路160を含む。

[0286]

遅延回路155およびゲート回路156により、外部クロック信号exCLKの立上がりに応答してパルス幅Δtklのパルス信号を生成するワンショットパルス発生回路が形成される。遅延回路157およびゲート回路158により、ネガクロックイネーブル信号NEGenがHレベルのときに、外部クロック信号exとCLKの立下がりに応答してパルス幅Δtk2のワンショットのパルス信号を生成するワンショットパルス発生回路が形成される。ネガクロックイネーブル信号NEGenがLレベルのときには、ゲート回路158の出力信号はLレベルに固定される。

[0287]

図40は、図39に示す内部クロック発生回路の動作を示すタイミング図である。以下、図40を参照して、この図39に示す内部クロック発生回路の動作について簡単に説明する。

[0288]

ページモード動作指示信号PMおよびページクローズ指示信号PCがLレベルのときには、複合ゲート150の出力信号はLレベルであり、OR回路153からのネガクロックイネーブル信号NEGenはLレベルを維持する。ネガクロックイネーブル信号NEGenがLレベルのときには、ゲート回路158の出力信号はLレベルであり、内部クロック信号CLKが、遅延回路155およびゲート回路156により、外部クロック信号exCLKの立上りに同期して生成される。したがって、クロックサイクル#10および#11において、内部クロック信号CLKは、外部クロック信号exCLKの立上がりに同期して時間Δtk1の間Hレベルとなる。

[0289]

クロックサイクル#12において、ページモード動作指示信号PMが与えられ、ページモードが指定される。このクロックサイクル#12において、クロック信号CLKがHレベルとなる、Dフリップフロップ151が複合ゲート150の出力信号を取込み出力し、内部制御信号EGFがHレベルとなる。この内部制御信号EGFの立上がりに従って、OR回路153からのネガクロックイネーブル信号NEGenがHレベルとなり、ゲート回路158がイネーブルされる。

[0290]

したがって、ページモード動作指示信号PMがHレベルに維持されるクロックサイクル#12および#13においては、外部クロック信号exCLKの立上がりエッジおよび立下がりエッジに同期して内部クロック信号CLKが生成される。外部クロック信号exCLKの立下がりに同期して生成される内部クロック信号CLKは、Hレベル期間が、遅延回路157の遅延時間Δtk2により決定される。

[0291]

クロックサイクル#14において、ページモード動作指示信号PMがLレベルに設定され、一方、ページクローズ指示信号PCがHレベルに設定される。応じて、複合ゲート150の出力信号がLレベルとなる。クロックサイクル#14の内部クロック信号CLKの立上がりに同期して、Dフリップフロップ151が、複合ゲート150のLレベルの出力信号を取込み出力し、応じて、内部制御信号EGFがLレベルとなる。このときには、まだ、Dフリップフロップ152はHレベルの信号を出力しているため、ネガクロックイネーブル信号NEGenがHレベルを維持する。

[0292]

このクロックサイクル#14において、内部クロック信号CLKがLレベルに立下がると、Dフリップフロップ152が、内部制御信号EGFを取込み出力するため、このDフリップフロップ152の出力Qからの信号がLレベルとなり、応じて、ネガクロックイネーブル信号NEGenがLレベルとなる。したがってクロックサイクル#14においては、ゲート回路158がディスエーブルされ、この外部クロック信号exCLKの立下がりエッジに同期する内部クロック信号の発生は停止される。

[0293]

ページモードでデータ読出が行なわれる場合、読出クロック信号は、この内部 クロック信号CLKQを1クロックサイクル遅延して生成される。したがって、 クロックサイクル#14においてプリチャージ動作が行なわれている場合におい ても、読出クロック信号が生成される(図27参照)。

[0294]

この図39に示す内部クロック発生回路からの内部クロック信号CLKが、図12および13に示すクロック同期型入力回路13へ与えられる。

[0295]

図41は、この発明の実施の形態4におけるデータ読出動作を、より具体的に示すタイミング図である。メモリアレイ構成は、図7に示すアレイ構成を有し、DRAM制御回路は、図12に示すDRAM制御回路13の構成を備える。したがって、各信号および信号線の参照符号については、これらの図面に付された参照符号を利用する。

[0296]

この発明の実施の形態4においては、ページモードリードコマンドREPMが与えられると、ネガクロックイネーブル信号NEGenがHレベルへ駆動される。このネガクロックイネーブル信号NEGenがHレベルの間、内部クロック信号CLKは、外部クロック信号exCLKの立上がりエッジおよび立下がりエッジに同期して生成される。最初のページモードリードコマンドREPMに従って行選択動作が行なわれ、ビット線分離タイミング信号BLIT、ワード線活性化タイミング信号RXT、センス活性化タイミング信号SOTが所定のシーケンスで活性状態へ駆動される。応じて、ビット線分離ゲート/BLIUがLレベルに駆動され、またビット線イコライズ指示信号BLEQが非活性化される。ワード線活性化タイミング信号RXTに従ってワード線WLが選択状態へ駆動され、その後、センス活性化タイミング信号SOTに従ってセンスアンプ活性化信号/SOPおよびSONが活性化される。この行系回路の動作は、ネガクロックイネーブル信号NEGenの活性/非活性に拘らず同じである。

[0297]

センス活性化タイミング信号SOTの活性化に応答して、コラム系トリガ信号 CAST1が活性化されて、列選択動作が行なわれる。すなわち、読出データバスイコライズ指示信号/RDEQ、リードコラムデコーダイネーブル信号CDE Rおよびプリアンプイネーブル信号PAEが所定のシーケンスで活性化され、読出列選択線CSRおよび指定されたメモリセルデータが生成され、ラッチされる

。このラッチデータは内部クロック信号CLKの立上り前に確定状態となっている。

[0298]

次いで、外部クロック信号exCLKの立下がりに同期して、再びページモードリードコマンドREPMを与える。この場合、ページモードコラム系トリガ信号CASTpmが活性化され、再び列選択動作が行なわれてデータの読出が行なわれ内部でラッチされる。先のページモードでの列選択動作が、内部クロック信号CLKの立上り時において完了していなくても、このページモードコラム系トリガ信号CASTpmが、活性化されるまでに、列系回路のプリチャージが完了していればよい。従って、行系回路の動作期間を列系回路のプリチャージ期間として利用することができ、十分に列系回路の動作期間を確保することができる。

[0299]

その後、外部クロック信号 e x C L K の立下がりおよび立上がりエッジに同期して、ページモードリードコマンドR E P M を与え、内部で、データQ F n、Q F n + 1、Q F n + 2 およびQ F n + 3 がそれぞれラッチされる。これらのラッチデータは内部クロック信号 C L K の立上り前に確定状態にある。従って、これらのラッチデータは、内部クロック信号 C L K の立上りに同期して外部読出データQ n、Q n + 1、Q n + 2 およびQ n + 3 として出力される。

[0300]

内部クロック信号CLKは、この場合、外部クロック信号exCLKの立上が りエッジおよび立下がりエッジに同期して生成されており、外部データQ[12 7:0]を、この内部クロック信号CLKの立上がりエッジに同期して転送する ことにより、外部クロック信号exCLKの2倍の速度でデータを転送すること ができる。

[0301]

プリチャージコマンドPCが与えられると、内部クロック信号CLKの立下がりに同期して、ネガクロックイネーブル信号NEGenがLレベルとなり、内部クロック信号CLKの外部クロック信号exCLKの立下がりエッジに同期した発生が停止される。このプリチャージコマンドPCに従って、選択状態にあった

ロウ系の制御信号BLIT、RXTおよびSOTが所定のシーケンスで非活性状態へ駆動され、応じてワード線WL、センスアンプ活性化信号/SOPおよびSONが非活性状態へ駆動され、またビット線イコライズ指示信号BLEQがおよびビット線分離指示信号/BLIUがHレベルへ駆動される。

[0302]

このプリチャージコマンドPCの印加時において、そのクロックサイクルの内部クロック信号CLKに従ってネガクロックNEGenを非活性化することにより、外部の読出データQn+3を、読出データCLKQに従って転送することができる。

[0303]

このダブルデータレートモードでデータの読出を行なう場合、プリアンプ回路の出力データのラッチが、内部クロック信号CLKの立上がりエッジよりも遅れ、外部クロック信号exCLKのLレベルの期間に、ラッチデータQFが確定する場合が考えられる。この場合、内部データを全てダブルデータレートで外部クロック信号の立上りおよび立下りに同期してすべてを転送することはできなくなることが考えられる。この場合、ネガクロックイネーブル信号NEGenをコラムレイテンシ期間遅延した信号を用いて外部クロック信号exCLKの立上がりエッジおよび立下がりエッジに同期したクロック信号を生成して、読出クロック信号として利用する。これにより、正確に、コラムレイテンシに応じて必要なデータをページモード時読出すことができる。読出クロック信号CLKQの生成期間もコラムレイテンシ期間、本例においては、内部クロックの1クロックサイクル期間、外部クロック信号に対して0.5クロックサイクル期間遅延して、読出クロック信号が生成されてもよい。

[0304]

通常動作モード時においては、各クロックサイクルにおいて行系回路が動作し、その後に列系回路が動作する。ページモード時においては、各クロックサイクルにおいてロウ系回路が動作する期間を考慮して、列系回路がページモードコラム系トリガ信号CASTpmに従って動作している。したがって、ページ動作中においては、行系回路が活性状態に維持されているため、内部的に回路が全く動

作していない期間が存在する。この期間を利用して、外部クロック信号の立下が りエッジにおいても、データの読出動作を行なうように構成することにより、ロ ジック部との間のデータ転送速度を2倍にすることができ、高速データ転送を実 現でき、システム性能を向上することができる。

[0305]

「実施の形態5]

図42は、この発明の実施の形態5に従う内部クロック発生部の構成を概略的に示す図である。この図42に示す内部クロック発生部は、以下の点において、図39に示す内部クロック発生回路の構成と異なっている。すなわち、内部クロック信号CLKを生成するために、外部クロック信号exCLKに位相同期した基準クロック信号CLKrを生成するPLL(フェーズ・ロックト・ループ)165と、このPLL165からの互いに1/4サイクル位相のずれた4相のクロック信号の1ーの4とネガクロックイネーブル信号NEGenとに従って内部クロック信号CLKを生成するクロック生成部とが設けられる。

[0306]

ネガクロックイネーブル信号NEGenを生成する回路部分は、図39に示す 構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略 する。

[0307]

PLL165は、外部クロック信号exCLKと基準クロック信号CLKrの位相差を検出する位相差検出器165aと、この位相差検出器165aの出力信号に従ってチャージポンプ動作を行なって制御電圧を生成するチャージポンプ165bと、チャージポンプ165bの出力する制御電圧に従ってその発信周波数が調整されて基準クロック信号CLKrを生成する電圧制御発信回路165cを含む。この電圧制御発信回路165cから、基準クロック信号CLKrに同期した4相のクロック信号φ1-φ4が抽出される。

[0308]

クロック生成部は、互いに1/4サイクル位相のずれたクロック信号φ1およびφ2を受けるゲート回路166と、互いに位相が1/4サイクルずれたクロッ

ク信号 φ 3 および φ 4 とネガクロックイネーブル信号NEGenを受けるゲート 回路 1 6 7 と、ゲート回路 1 6 6 および 1 6 7 の出力信号を受けるOR回路 1 5 9 と、OR回路 1 5 9 の出力信号をバッファ処理して内部クロック信号CLKを 生成するバッファ回路 1 6 0 を含む。

[0309]

PLL165を利用する場合、外部クロック信号exCLKに位相同期した、デューティ比50%の基準クロック信号CLKrを生成することができる。したがって、外部クロック信号exCLKがジッタなどによりそのHレベル期間またはLレベル期間が変化しても、正確に、一定のHレベル期間およびLレベル期間を有する基準クロック信号CLKrを生成することができる。したがって、外部クロック信号exCLKのジッタを考慮して最小クロックサイクルを設定する必要がなく、安定にかつ高速で、擬似SRAMを動作させることができる。

[0310]

図43は、図42に示す電圧制御発信回路165cの構成の一例を概略的に示す図である。図43において、電圧制御発信回路165cは、図42に示すチャージポンプ165bからの制御電圧Vcに従って駆動電流が調整される電流源170と、それぞれ与えられた信号を時間Δtf遅延する縦続接続される遅延段171-174と、遅延段174の出力する基準クロック信号CLKrを反転して遅延段171に反転信号を与えるインバータIV0を含む。遅延段171-173からクロック信号φ2-φ4が出力され、遅延段174からクロック信号φ1が出力される。

[0311]

遅延段171-14は同一構成を有し、図43においては、遅延段171の構成を具体的に示す。遅延段171は、縦続接続されるインバータIV1-IV2 nと、インバータIV1-IV2 nの出力ノードそれぞれに接続されるバッファ BF1-BF2 nとを含む。最終段のインバータの出力信号を受けるバッファ F2 nからクロック信号 42 が出力される。

[0312]

インバータIV0の出力に対してもバッファBF0が接続される。遅延段17

[0313]

また、このインバータ I V O 等においてそれぞれ、その出力にバッファを接続することにより、インバータ I V O および遅延段 1 7 1 - 1 7 4 のインバータ列の各インバータの出力負荷を同一とすることができ、正確にデューティ比 5 0 %のクロック信号を生成することができ、各インバータの動作特性を同じとすることができ、遅延段 1 7 1 - 1 7 4 の遅延時間を同一に設定することができる。

[0314]

また、インバータそれぞれに対してバッファを配置し、インバータ列の2n+1段、4n+1段、6n+1段および8n+1段のタップ位置のバッファ(BF2n)の出力信号を、配線により選択して出力する。インバータ列の4等分点の位置のタップの出力を選択するだけであり、容易に正確な4相のクロック信号を生成することができる。

[0315]

基準クロック信号CLKrが図42に示す位相差検出器165aへ与えられる。外部クロック信号exCLKと基準クロック信号CLKrとの位相差に応じて制御電圧Vcが生成される。これらの遅延段171-174のインバータの動作電流およびインバータIVOの動作電流を制御電圧Vcに従って調整することにより、インバータIVO等の遅延時間を調整することができ、このインバータ列で構成されるリングオシレータの発振周波数を調整して、外部クロック信号ex

CLKに位相同期した基準クロック信号CLKrを生成することができる。

[0316]

なお、図43に示す構成においては、電流源170によりインバータIV0および遅延段171-174のインバータへ動作電流が共通に与えられている。しかしながら、これらのインバータIV0および遅延段171-174のインバータそれぞれに対して、制御電圧Vcに従って駆動電流が制御される電流源トランジスタが配置され、個々に駆動電流の調整が行なわれてもよい。また、電流源トランジスタが、充電側および放電側それぞれに対して設けられてもよい。

[0317]

図44は、図42および図43に示す内部クロック発生部の動作を示すタイミング図である。以下、図44を参照して、図42および図43に示す回路の動作について説明する。

[0318]

ネガクロックイネーブル信号NEGenを発生する回路部分の動作は、図39に示す回路部分の動作と同じである。ページモード動作が指定されたときに、クロック信号CLKの立上がりに同期して制御信号EFGがHレベルとなり、応じてネガクロックイネーブル信号NEGenがHレベルに設定される。ページクローズ指示信号PCが与えられると、クロック信号CLKの立上がりに同期して制御信号EFGがLレベルとなり、次の内部クロック信号CLKの立下がりに同期してネガクロックイネーブル信号NEGenがLレベルに立下がる。

[0319]

図43に示す電圧制御発振回路165cを含む回路は、PLL回路であり、デューティ比50%の基準クロック信号CLKrが、この電圧制御発振回路165cから生成される。この基準クロック信号CLKrに従って、遅延段171-174から、それぞれ1/4サイクル位相のずれたクロック信号φ1ーφ4が生成される。ゲート回路166は、このクロック信号φ1がHレベルでありかつクロック信号φ2がLレベルの期間Hレベルの信号を出力する。したがって、ゲート回路166からは、基準クロック信号CLKrの立上がりに同期して、時間Δtfの間Hレベルとなる信号が出力される。

[0320]

ネガクロックイネーブル信号NEGenがHレベルのときには、ゲート回路167は、クロック信号 ϕ 3がHレベルでありかつクロック信号 ϕ 4がLレベルのときにHレベルとなる信号を出力する。したがって、ゲート回路167は、ネガクロックイネーブル信号NEGenがHレベルのときには、基準クロック信号CLKrの立下がりに同期して時間 Δ tfの間Hレベルとなる信号を出力する。

[0321]

OR回路159およびバッファ回路160は、ゲート回路166および167の出力信号を合成している。したがって、内部クロック信号CLKは、基準クロック信号CLKrの立上がりおよび立下がりに同期して、時間△tfの間Hレベルとなる。

[0322]

クロック信号CLKの立下がりに同期して、ネガクロックイネーブル信号NEGenがLレベルに設定されると、ゲート回路167の出力信号がLレベルに固定され、内部クロック信号CLKは、以降、ネガクロックイネーブル信号NEGenがHレベルに設定されるまで、基準クロック信号CLKrの立上がりのみに同期して、時間 Δ tfの間Hレベルとなる。

[0323]

この P L L 1 6 5 からの 4 相の クロック信号 φ 1 - φ 4 を利用することにより、ページモード時ダブルデータレートで動作するとき、デューティ比 5 0 %の内部 クロック信号 C L K を安定に生成することができる。

[0324]

図45は、データレートのページモードリード動作を示すタイミング図である。この図45においては、内部クロック信号CLKおよび出力クロック信号CLKQは、図27に示す出力クロック生成回路から出力される。内部クロック信号CLKは、図42に示す内部クロック発生回路から生成される。

[0325]

この図45に示す動作シーケンスにおいては、ページモードリードコマンドR

EPMが繰返し与えられる。最初にページモードリードコマンドREPMが与え られると、クロック信号CLKの立上がりに従って内部リード動作指示信号in tREが活性化される。このクロックサイクルから、図42に示す内部クロック 信号CLKが、ダブルデータレートで生成される。読出クロック信号CLKQは 、この内部クロック信号CLKより、内部クロック信号CLKの1クロックサイ クル遅れて生成される(図27参照)。最初のページモードリードコマンドRE PMに従って内部でページ選択(行選択)および列選択が行なわれる。内部読出 データは、この外部クロック信号exCLKの半クロックサイクル内で読み出さ れ、内部クロック信号CLKの立上りエッジ前に内部読出ラッチデータQFの状 態が確定する。以後のページモードリードコマンドREPMにおいては、列選択 動作が行なわれるだけであり、列選択時において、行選択動作完了を待つ必要は ない(ページモードコラム系トリガ信号(CASTpm)は、遅延内部ページモ ード信号intPM1のクロック信号に従って生成される。行系回路の動作期間 を列系回路のプリチャージ時間として利用する。内部クロック信号CLKの1ク ロックサイクル期間を、列系回路の活性/非活性の期間として利用する。列系回 路のプリチャージが次のサイクルにおいて行なわれても、プリチャージ完了後に ページモードコラム系トリガ信号CASTpmが活性化されて、新たな列選択動 作が行なわれればよい。

[0326]

内部クロック信号CLKの各サイクルにおいて、ページモードリードコマンド REPMに従って、内部クロック信号CLKの立上がりエッジ前に内部読出ラッチデータQFの状態が確定しており、読出クロック信号CLKQに従って、外部 読出データQを、ダブルデータレートで生成することができる。

[0327]

最後のサイクルに、プリチャージコマンドPCを印加することにより、内部リード動作指示信号intREがLレベルとなり、読出クロック信号CLKQが生成された後に、読出クロック信号CLKQの発生が停止される。したがって、最終のページモードリードコマンドREPMにより読出されるデータが出力された後、出力回路のデータ読出動作が停止する。

[0328]

この図45に示すように、列選択動作時において、外部クロック信号exCL Kの半クロックサイクル内においてプリアンプの出力データをラッチするラッチ 回路の出力データQFが確定状態にある場合、これまでに説明した回路を利用し て、ダブルデータレートでページモード時動作させることができる。この場合、 CASレイテンシは、外部クロック信号exCLKに対し0.5である。

[0329]

なお、ページモードの最終サイクルにおいてオートプリチャージコマンド(プリチャージリードコマンド)を印加した場合、ページクローズ指示信号PCにより、ネガクロックイネーブル信号NEGenが、このサイクルにおいて内部クロック信号CLKの立下りに従って非活性化され、このプリチャージリードコマンドによるデータを、外部へ転送することができなくなることが考えられる。この場合、図42に示すネガクロックイネーブル信号発生部において、Dフリップフロップ152の出力に対してさらに内部クロック信号CLKの立上りに応答してDフリップフロップ152の出力信号を取り込んで、ORゲート153へ転送するDフリップフロップを配置する。これにより、オートプリチャージコマンド印加時においても正確にデータを全てダブルデータレートで転送しかつ内部の行系回路および列系回路をプリチャージ状態へ復帰させることが出来る。

[0330]

外部クロック信号exCLKが高速であり、行および列選択を行なった場合、 プリアンプの出力データ、すなわちラッチデータQFの確定までに要する時間が 、この外部クロック信号exCLKの半サイクルより長くなる場合が考えられる 。この場合、以下のようなアクセスシーケンスを利用する。

[0331]

列系回路は、このような高速の内部クロック信号に対しても、その1クロックサイクル内で動作は完結する。ページモード動作をした場合でも、ページモードコラム系トリガ信号CASTpmは、通常動作時のセンスアンプ活性化値ミング信号の活性化のタイミングを考慮して活性化される。従って、各クロックサイクルにおいて内部読出ラッチデータQFは、内部クロック信号CLKの立上り後に

確定する。従って、外部読出データQは、図45に示すタイミングよりも、内部クロック信号CLKの1クロックサイクル遅れて出力される。従って、コラムレイテンシが、外部クロック信号exCLKに関して1となるため、ネガクロックイネーブル信号NEGenの非活性化を1クロックサイクル遅延しかつ読出クロック信号CLKQを図45のタイミングよりも、内部クロック信号の1クロックサイクル遅延して生成する。

[0332]

コラムレイテンシに応じて、ネガクロックイネーブル信号NEGenおよび内部読出クロック信号CLKQを生成することにより、内部データを正確に高速クロック信号に同期して転送することが出来る。

[0333]

上述の構成においては、PLLを利用して4相クロック信号を生成している。しかしながら、4相クロック信号の基準クロック信号CLKrを生成する回路としては、デューティ50のクロック信号を生成することが出来る回路であれば、任意の構成の位相同期回路を適用することが出来る。また、電圧制御発振回路に代えて、動作電流が位相差に応じて調整される電流制御発振回路が利用されてもよい。

[0334]

なお、データ書込時においても、ページモードライトコマンドを印加し、書込 クロック信号CLKDを、内部クロック信号CLKに従って生成することにより 、ダブルデータレートでデータの書込を行なうことができる。

[0335]

以上のように、この発明の実施の形態5に従えば、ページモード動作時、ダブルデータレートで動作を行なっており、平均消費電力を低減して高速でデータアクセスを行なうことができる。

[0336]

また、PLLを用いて4相クロック信号を生成し、この4相クロック信号を利用してダブルデータレート用の内部クロック信号CLKを生成している。したがって、外部クロック信号exCLKの1/4周期のHレベル期間を有する内部ク

ロック信号をダブルデータレートモード時およびノーマルモード動作時いずれにおいても生成することができ、ダブルデータレート動作時において、内部クロック信号をデューティ比50%で生成することができ、安定かつ高速にデータの転送を行なうことができる。

[0337]

なお、本発明の擬似SRAMにおいて、DRAMセルがメモリセルとして利用される。このDRAMとしては、1つのメモリセルで1ビットのデータを記憶するシングルセルモードDRAMのセル構成が用いられてもよく、また、2つのDRAMセルで1ビットのデータを記憶するDRAMのセル構成が用いられてもよい。

[0338]

また、システムLSIにおいては、最小限ロジックと擬似SRAMが半導体チップ上に集積化されることが要求されるだけであり、同一半導体チップ上に、別のアナログ/デジタル変換回路および不揮発性記憶装置などの他のユニットが集積化されていてもよい。

[0339]

【発明の効果】

以上のように、この発明に従えば、擬似SRAMに対しページモードコマンドおよびプリチャージコマンドまたはオートプリチャージコマンドを準備しており、この擬似SRAMをページモードで動作させることができ、各クロックサイクル毎に行および列系回路をともに充放電する必要がなく、平均消費電力を低減することができる。

【図面の簡単な説明】

- 【図1】 この発明に従う擬似SRAMを含むシステムLSIの構成を概略的に示す図である。
- 【図2】 図1に示す擬似SRAMマクロの全体の構成を概略的に示す図である。
 - 【図3】 図2に示す擬似SRAMのコマンドを一覧にして示す図である。
 - 【図4】 図2に示す擬似SRAMマクロに含まれるメモリセルの構造を概

略的に示す図である。

- 【図5】 図2に示すDRAMアレイの構成を概略的に示す図である。
- 【図6】 図2に示すデコーダの部分の構成を概略的に示す図である。
- 【図7】 図5に示すセンスアンプ帯の構成を具体的に示す図である。
- 【図8】 図5の行ブロックに対応して設けられる制御回路の構成を概略的に示す図である。
- 【図9】 図2から図7に示す擬似SRAMマクロの動作を示す信号波形図である。
 - 【図10】 図2に示すDRAMデータバスの構成の一例を示す図である。
 - 【図11】 図10に示すデータバスの動作を示す信号波形図である。
 - 【図12】 図2に示すDRAM制御回路の構成を概略的に示す図である。
- 【図13】 図12に示すクロック同期型入力回路の構成の一例を示す図である。
- 【図14】 図13に示すクロック同期型入力回路の動作を示すタイミング 図である。
- 【図15】 図12に示すロウ系トリガ信号発生回路の構成の一例を示す図である。
- 【図16】 図15に示すロウ系トリガ信号発生回路の動作を示すタイミング図である。
- 【図17】 図12に示すプリチャージトリガ切替回路およびプリチャージトリガ信号発生回路の構成の一例を示す図である。
 - 【図18】 図17に示す回路の動作を示すタイミング図である。
- 【図19】 図12に示すロウ系タイミング制御回路およびノーマルロウ系 プリチャージトリガ信号発生回路の構成の一例を示す図である。
 - 【図20】 図19に示す回路の動作を示すタイミング図である。
- 【図21】 図12に示すDRAM制御回路の行選択に関連する部分の回路 動作を示すタイミング図である。
- 【図22】 図12に示すページ動作用コラム系トリガ信号発生回路の構成の一例を示す図である。

- 【図23】 図22に示すページ動作用コラム系トリガ信号発生回路の動作 を示すタイミング図である。
- 【図24】 図12に示すコラム系ライトタイミング制御回路の構成の一例を示す図である。
 - 【図25】 図24に示す回路の動作を示すタイミング図である。
- 【図26】 (A)は、図12に示すコラム系リートタイミング制御回路の構成の一例を示し、(B)は、図26(A)に示す回路の動作を示すタイミング図である。
- 【図27】 図2に示すDRAM制御回路に含まれる読出および書込クロック発生回路の構成の一例を示す図である。
 - 【図28】 図27に示す回路の動作を示すタイミング図である。
- 【図29】 図12に示すDRAM制御回路のデータ読出に関連する部分の動作を示すタイミング図である。
- 【図30】 図2に示す擬似SRAMの全体の動作を示すタイミング図である。
- 【図31】 図12に示すDRAM制御回路のデータ書込に関連する部分の 動作を示すタイミング図である。
- 【図32】 この発明の実施の形態2に従う擬似SRAMのコマンドの真理値を示す図である。
- 【図33】 この発明の実施の形態2におけるページモード設定とアドレス ビットの対応関係を示す図である。
- 【図34】 この発明の実施の形態2に従うモードレジスタ回路およびクロック同期型入力回路の構成の一例を示す図である。
- 【図35】 図34に示すモードレジスタ回路の動作を示すタイミング図である。
- 【図36】 この発明の実施の形態3に従う擬似SRAMマクロの全体の構成を概略的に示す図である。
- 【図37】 この発明の実施の形態3に従うDRAM制御回路の構成を概略的に示す図である。

- 【図38】 図37に示すバンクAおよびバンクB制御回路の要部の構成を 概略的に示す図である。
- 【図39】 この発明の実施の形態4に従う内部クロック発生部の構成を示す図である。
- 【図40】 図39に示す内部クロック発生部の動作を示すタイミング図である。
- 【図41】 この発明の実施の形態4における擬似SRAMの全体の動作を示す信号波形図である。
- 【図42】 この発明の実施の形態5に従う内部クロック発生部の構成を示す図である。
 - 【図43】 図42に示す電圧制御発信回路の構成を概略的に示す図である
- 【図44】 図42に示す内部クロック発生部の動作を示すタイミング図である。
- 【図45】 この発明の実施の形態5に従う擬似SRAMのページモードリード動作を示すタイミング図である。

【符号の説明】


1 システムLSI、2 プロセッサ、3 擬似SRAMマクロ、10e,1 0w DRAMアレイ、11e,11w DRAMデータパス、12 デコーダ、13 DRAM制御回路、32 ロウデコーダ、34 ライトコラムデコーダ、33 リードコラムデコーダ、50 ローカルロウ系制御回路、56 プリアンプ回路、57 ラッチ回路、58,60 Dフリップフロップ、62 ライトドライバ、70 クロック同期型入力回路、61 ロウ系トリガ信号発生回路、72 ロウ系タイミング制御回路、73 ノーマル動作用プリチャージトリガ信号発生回路、77 プリチャージトリガ切替回路、76 ページ動作用コラム系トリガ信号発生回路、77 ノーマル動作用コラム系トリガ信号発生回路、77 ノーマル動作用コラム系トリガ信号発生回路、77 ノーマル動作用コラム系トリガ信号発生回路、78 コラム系リードタイミング制御回路、79 コラム系ライトタイミング制御回路、80,82 複合ユニット、81,83,84,88,90-93 Dフリップフロップ、110

94


モードレジスタ回路、110a LD回路、110b マルチプレクサ、110c Dフリップフロップ、112 複合ゲート、114 AND回路、120e a、120wa バンクAアレイ、120eb,120wb バンクBアレイ、122a バンクAデコーダ、122b バンクBデコーダ、124 DRAM制御回路、130 バンクA制御回路、132 バンクD制御回路、150 複合ゲート、151,152 Dフリップフロップ、153,159 OR回路、155,157 遅延回路、156,158 ゲート回路、160 バッファ回路、165 PLL、165c 電圧制御発信回路、170 電圧制御発信機(VCO)、171-174 遅延回路。

【書類名】 図面

【図1】




【図2】




【図3】


	制御	制御信号				機能
MNEMONIC	RE	WE	REF	ΡM	ЪС	
MOP	_	7		_		ノーオペレーション
RE	Ξ	_	7			リード動作を行い、その後ページを閉じる
REPM	Ŧ	7		Н		リード動作を行い、その後ページを開いた状態を保持する
REPC	H	_	J		H	ページを開いた期間中にリード動作を行い、その後ページを開じる
WE	Ļ	Ŧ	.		_	ライト動作を行い、その後ページを閉じる
WEPM	7	H.	7	Ξ		ライト動作を行い、その後ページを開いた状態 を維持する
WEPC	_	H	Ţ	_	Ξ	ページが開いた期間中にライト動作を行い、そ の後ページを閉じる
PC		L	7		н	開いているページを閉じる
REF	ر	ب	Ξ		L	オートリフレッシュを行う

【図4】







【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】









【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




【図28】





【図30】 CAST1 __CASTpm __/RDEQ __CDER __PAE __CSLR __RD./RD __QF[127:0] __Q[127:0] __ PCTpm /BLIL /BLIL BLEQ /SOP SON SON BLIT RXT SOT

【図31】




【図32】

ニモーニック	RE	WE	REF	РМ	PC	機能
MRS	Н	Н	Н	Н	Н	モードレジスタセット


【図33】

	A[16:1]	A[0]
ページ機能無し	ドントケア	L
ページ機能有り	ドントケア	Н


【図34】




【図35】




【図36】




【図37】




【図39】









【図41】




【図42】




【図43】



【図44】







【書類名】

要約書

【要約】

【課題】 擬似SRAMの消費電力を動作速度を低下させることなく低減する。

【解決手段】 クロック信号(CLK)に同期して動作する擬似SRAMマクロ(3)に対し、動作モードを指定する制御信号として、ページ動作を指示するページ動作指示信号(PM)とページ動作完了を示すページクローズ指示信号(PC)とを設ける。これらのページ動作指示信号およびページクローズ指示信号に従って擬似SRAMを選択的にページモードで動作させることができ、各クロックサイクルにおける行系回路の動作を禁止することができ、平均消費電力を低減することができる。

【選択図】

図 2



出願人履歴情報

識別番号

[000006013]

1. 変更年月日 1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号/

氏 名

三菱電機株式会社